-
公开(公告)号：CN113407902A
公开(公告)日：2021-09-17
申请号：CN202110730293.9
申请日：2021-06-29
Applicant: 哈尔滨工业大学
Abstract: 一种基于FPGA的输入分块重映射FFT方法，它属于FPGA平台上FFT运算速度优化技术领域。本发明解决了现有方法中FFT运算速度慢，并没有对FPGA内部资源进行最大化利用的问题。本发明通过使用改进输入结构的蝶形算法，从FFT的计算过程以及FPGA的硬件架构出发，采用HLS编译工具将并行输入FFT运算中的数据输入重映射模块与蝶形运算系数初始化进IP核中，实现与硬件综合。本发明设计的FFT方法能够在FPGA平台上对并行输入数据进行FFT计算，最大化并行的插值输入信号在FPGA平台上进行FFT的运算效率，时间性能上优于官方提供的IP核，实现了对FPGA内部资源进行最大化利用。本发明可以应用于对FPGA平台上FFT运算速度进行优化。
Search Results
1
records
(took 0.01 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
