-
公开(公告)号：CN119169967A
公开(公告)日：2024-12-20
申请号：CN202310739156.0
申请日：2023-06-19
Applicant: 合肥京东方显示技术有限公司 , 京东方科技集团股份有限公司
IPC: G09G3/3225 , G09G3/36 , G09G3/3266
Abstract: 本发明提供一种阵列基板、驱动方法和显示装置。阵列基板包括驱动模组、多行多列亚像素、多列数据线和多行扫描线；一帧时间包括至少两个子帧；驱动模组向扫描线提供扫描信号，控制在子帧内，多行所述扫描线依次打开，并控制在子帧内，与打开的所述扫描线电连接，并与同一所述数据线电连接的亚像素对应的颜色相同；在子帧内，依次打开的多行扫描线中的至少两个相邻的扫描线提供的扫描信号的有效时间段之间存在交叠时间段和不交叠时间段；在交叠时间段中的至少部分时间所述数据线接收的数据电压，与在不交叠时间段中的至少部分时间该数据线接收的数据电压相同。本发明能够提升至少部分亚像素的充电时间，能够提升充电率和刷新率，提升显示品质。
-
公开(公告)号：CN119054007A
公开(公告)日：2024-11-29
申请号：CN202380008482.2
申请日：2023-03-29
Applicant: 京东方科技集团股份有限公司 , 合肥京东方显示技术有限公司
IPC: G09G3/20
Abstract: 本公开提供一种显示基板、修复方法和显示装置。显示基板，包括衬底基板和设置于所述衬底基板上的驱动模组；驱动模组包括控制开关和驱动电路；所述驱动模组包括的第n级驱动电路的输入端通过输入级联线与所述驱动模组包括的第n‑m级驱动电路的输出端电连接；n和m为正整数，m小于n；所述驱动模组还包括至少一条连接线，所述连接线沿第一方向延伸；连接线在衬底基板上的正投影与起始电压线在衬底基板上的正投影之间存在交叠部分；和/或，连接线在衬底基板上的正投影与输入级联线在衬底基板上的正投影之间存在交叠部分；控制开关与连接线电连接。本公开所述的显示基板被横向切割后，所述显示基板能正常工作。
-
公开(公告)号：CN114578597B
公开(公告)日：2024-04-09
申请号：CN202210287788.3
申请日：2022-03-22
Applicant: 合肥京东方显示技术有限公司 , 京东方科技集团股份有限公司
IPC: G02F1/13 , G02F1/1335 , G02F1/1337 , G02F1/1343
Abstract: 本申请实施例提供了一种液晶显示面板及其制备方法、显示装置。在本申请实施例所提供的液晶显示面板中，通过将子像素区划分为相邻的第一区和第二区，且在垂直于阵列基板的方向，第一区对应的阵列基板和彩膜基板的间距，大于第二区对应的阵列基板和彩膜基板的间距，从而使得第一区和第二区处液晶层的厚度不同，进而使得子像素区包括至少一个畴区，能够实现液晶显示面板中各个视角方向的均匀显示。同时，通过设置像素区中所有子像素区的第一区分布于至少两个分区行，能够避免显示画面中出现横纹、竖纹等条纹现象，保障显示效果。
-
公开(公告)号：CN117396950A
公开(公告)日：2024-01-12
申请号：CN202280000837.9
申请日：2022-04-21
Applicant: 京东方科技集团股份有限公司 , 合肥京东方显示技术有限公司
IPC: G09G3/36
Abstract: 一种显示面板及显示装置，显示面板包括位于非显示区(BB)的虚拟栅线(G2)和虚拟导电部(31)，虚拟导电部(31)在基板的正投影位于虚拟栅线(G2)在基板的正投影内，虚拟导电部(31)与虚拟栅线(G2)形成等效电容，通过设置虚拟栅线(G2)的RC负载与显示区(AA)的栅线(Gl)的RC负载相匹配，并将虚拟栅线(G2)作为显示面板中仅提供复位信号的第二GOA单元(200)的扫描负载，使得第二GOA单元(200)与第一GOA单元(100)具有相匹配的总负载，从而改善显示亮度不均的同题。
-
公开(公告)号：CN117396943A
公开(公告)日：2024-01-12
申请号：CN202280000494.6
申请日：2022-03-21
Applicant: 京东方科技集团股份有限公司 , 合肥京东方显示技术有限公司
IPC: G09G3/20
Abstract: 一种显示基板和显示装置。显示基板包括衬底基板与设置于衬底基板上的驱动电路；驱动电路包括多个降噪晶体管和多个用于驱动的晶体管；降噪晶体管与上拉节点电连接；降噪晶体管中的至少部分晶体管的沟道的长度为第一长度L1；多个用于驱动的晶体管中的至少部分晶体管的沟道的长度为第二长度L2；第一长度L1不等于第二长度L2。
-
Patent Agency Ranking
公开(公告)号：CN113870757B
公开(公告)日：2023-07-04
申请号：CN202010617256.2
申请日：2020-06-30
Applicant: 京东方科技集团股份有限公司 , 合肥京东方显示技术有限公司
IPC: G09G3/20
Abstract: 本公开公开了显示面板的驱动方法、驱动电路及显示装置，其中，驱动方法包括：在第一显示频率时，在一帧扫描时间内，分别对4N条时钟信号线加载不同的第一时钟信号，控制栅极驱动电路中的多个移位寄存器顺序工作，使各移位寄存器输出不同的信号，以逐行驱动栅线；在第二显示频率时，在一帧扫描时间内，对同一单元组电连接的各时钟信号线加载相同的第二时钟信号，对不同的单元组电连接的时钟信号线加载不同的第二时钟信号，控制各单元组顺序工作，使同一单元组中的移位寄存器向电连接的栅线输出相同的信号，以及使不同单元组中的移位寄存器向电连接的栅线输出不同的信号，以驱动栅线；其中，第二显示频率为第一显示频率的升频。
-
公开(公告)号：CN114787701A
公开(公告)日：2022-07-22
申请号：CN202080002011.7
申请日：2020-09-17
Applicant: 京东方科技集团股份有限公司 , 合肥京东方显示技术有限公司
IPC: G02F1/1343
Abstract: 一种显示基板、显示面板和显示装置，该显示基板包括：第一衬底基板和位于第一衬底基板上的多条栅线(4)、多条数据线(5)，栅线(4)沿第一方向延伸，数据线(5)沿第二方向延伸；多条栅线(4)和多条数据线(5)限定出多个像素单元，像素单元包括：薄膜晶体管(7)、像素电极(8)和公共电极(9)，至少部分像素单元配置有导电桥线(10)，导电桥线(10)与像素电极(8)同层设置；在配置有导电桥线(10)的像素单元内，像素电极(8)的第一端部或第二端部的第一侧设置有第一镂空结构(13)，导电桥线(10)的端部位于第一镂空结构(13)内且与公共电极(9)过孔连接，像素电极(8)的第一端部的第二侧设置有第二镂空结构(14)，以使得像素电极(8)与位于两侧且最近的数据线(5)分别所形成的寄生电容的差的绝对值小于或等于预设电容差值。
-
公开(公告)号：CN114488625A
公开(公告)日：2022-05-13
申请号：CN202210187274.0
申请日：2022-02-28
Applicant: 合肥京东方显示技术有限公司 , 京东方科技集团股份有限公司
IPC: G02F1/1339 , G02F1/1335 , G02F1/1362
Abstract: 本发明公开了显示面板，显示面板包括第一基板、第二基板和液晶；第一基板上设有黑矩阵、以及至少一个隔垫物；第二基板上设有两个以上的挡墙，至少两个挡墙在第二基板上限定出第一区域，以及和第一区域相邻的第二区域，隔垫物在第二基板上的正投影位于第一区域内，且隔垫物在第一基板上的正投影，和挡墙在第一基板上的正投影均位于黑矩阵在第一基板上的正投影范围内；在垂直于显示面板厚度的方向上，挡墙的截面形状被配置为可令隔垫物自第一区域滑出至第二区域的阻力，大于自第二区域滑入至第一区域的阻力。由此，可以使隔垫物较难滑出挡墙，即便隔垫物滑出挡墙，由于隔垫物可以更容易的滑回原始位置，避免了出现漏光的问题，提高了产品良率。
-
公开(公告)号：CN112447128A
公开(公告)日：2021-03-05
申请号：CN201910835269.4
申请日：2019-09-05
Applicant: 合肥京东方显示技术有限公司 , 京东方科技集团股份有限公司
IPC: G09G3/20
Abstract: 本公开提供了一种栅极驱动电路及其控制方法、显示装置，涉及显示技术领域。该栅极驱动电路包括：输入子电路，用于在第一输入信号的控制下，将第一节点的电位由第一电平变为第二电平；输出子电路，用于响应于第二输入信号，输出栅极驱动信号；第一复位子电路，用于在第一复位信号的控制下将第一节点的电位复位；至少一个降噪子电路，用于在第一节点的电位被复位的情况下，将第一节点和输出子电路的输出端的电位保持为第一电平；和功能维持子电路，用于在第一输入信号的控制下，控制降噪子电路工作，以便该降噪子电路将第一节点与第一电压端中断。本公开使得栅极驱动信号的输出不受开关晶体管的特性漂移的影响。
-
公开(公告)号：CN111624827A
公开(公告)日：2020-09-04
申请号：CN202010598503.9
申请日：2020-06-28
Applicant: 京东方科技集团股份有限公司 , 合肥京东方显示技术有限公司
IPC: G02F1/1362 , G02F1/1345 , G02F1/1343 , G02F1/1335 , G09G3/36
Abstract: 本公开是关于一种阵列基板、显示面板和显示装置，属于显示器领域。阵列基板包括：衬底基板，具有显示区域和围绕显示区域的外围区域；多根时钟线，位于衬底基板上且在外围区域内，时钟线沿第一方向延伸；多根时钟引线，位于衬底基板上且在外围区域内，时钟引线沿第二方向延伸，第一方向和第二方向交叉；多个移位寄存器单元，位于衬底基板上且在外围区域内，移位寄存器单元和时钟线之间通过时钟引线连接；补偿电容极板，位于衬底基板上且在外围区域内，补偿电容极板和时钟引线连接，且补偿电容极板与时钟引线不同层，补偿电容极板的面积和所连的时钟引线的长度负相关。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.068 seconds)
