-
公开(公告)号：CN119521685A
公开(公告)日：2025-02-25
申请号：CN202411532121.0
申请日：2024-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D1/68
Abstract: 一种半导体器件结构，包括：第一电极，上覆于衬底；节点电介质，接触第一电极并且包括介电常数大于30的介电材料；以及第二电极，接触节点电介质。第一电极和第二电极中的第一者包括第一催化金属板，第一催化金属板与节点电介质直接接触，并且具有不大于钼的电负性的第一电负性。本申请的实施例还公开了形成半导体器件结构的方法。
-
公开(公告)号：CN116940219A
公开(公告)日：2023-10-24
申请号：CN202310730374.8
申请日：2023-06-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种相变材料开关装置及其制造方法，相变材料开关装置包括：半导体基板上方的底部介电层；设置于底部介电层上的第一加热器元件，第一加热器元件包含以第一热膨胀系数(CTE)为特征的第一金属元件；设置于第一加热器元件上的第二加热器元件，第二加热器元件包含以大于第一热膨胀系数的第二热膨胀系数为特征的第二金属元件；第一金属衬垫及第二金属衬垫；及包含PCM的PCM区，PCM可操作以回应于由第一加热器元件及第二加热器元件产生的热量而在非晶态与晶态之间切换，其中PCM区设置于第二加热器元件的顶表面之上，且气隙自三个侧面围绕第一加热器元件及第二加热器元件。
-
公开(公告)号：CN111986720B
公开(公告)日：2023-04-18
申请号：CN202010090393.5
申请日：2020-02-13
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/56
Abstract: 在部分实施方式中，本揭露涉及一种随机存取记忆体单元及电阻式随机存取记忆体单元的操作方法。操作电阻式随机存取记忆体(RRAM)单元的方法包含对RRAM单元进行重置操作。对RRAM单元施加第一电压偏压。第一电压偏压具有第一极性。第一电压偏压的施加诱使RRAM单元从低电阻变为中电阻。中电阻大于低电阻。然后，对RRAM单元施加第二电压偏压施。第二电压偏压具有与第一极性相反的第二极性。第二电压偏压的施加诱使RRAM单元具有高电阻。高电阻大于中电阻。
-
公开(公告)号：CN110957343A
公开(公告)日：2020-04-03
申请号：CN201910915507.2
申请日：2019-09-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中，本公开涉及集成芯片。集成芯片包括设置在衬底上方的介电结构内的一个或多个下互连层。在一个或多个下互连层中的其中一个上的底部电极。底部电极的下表面包括具有第一电负性的材料。将底部电极与顶部电极隔开的数据存储层。与底部电极的下表面接触的反应性降低层。反应性降低层具有大于或等于第一电负性的第二电负性。根据本申请的其他实施例，还提供了另外的集成芯片和形成集成芯片的方法。
-
公开(公告)号：CN105374688A
公开(公告)日：2016-03-02
申请号：CN201410803553.0
申请日：2014-12-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
CPC classification number: H01L27/10876 , H01L21/265 , H01L21/31051 , H01L21/31053 , H01L21/76224 , H01L21/76895 , H01L21/823437 , H01L21/823487 , H01L27/10814 , H01L27/10823 , H01L29/0649 , H01L29/4236 , H01L29/42368 , H01L29/66621 , H01L29/66666 , H01L29/78 , H01L29/7827
Abstract: 本发明提供了一种用于电器件(诸如，DRAM存储单元)的嵌入式晶体管及其制造方法。沟槽形成在衬底中并且栅介质和栅电极形成在衬底的沟槽内。源极/漏极区形成在位于沟槽的相对两侧的衬底中。在实施例中，源极/漏极区的一个连接至存储节点而源极/漏极区的另一个连接至位线。在本实施例中，栅电极可连接至字线以形成DRAM存储单元。可将电介质生长改性剂注入到沟槽的侧壁内以调整栅介质的厚度。
-
Patent Agency Ranking
公开(公告)号：CN103050407A
公开(公告)日：2013-04-17
申请号：CN201210005737.3
申请日：2012-01-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/8242 , H01L29/78
CPC classification number: H01L27/10823 , H01L27/10808 , H01L27/10876 , H01L29/0649 , H01L29/66621 , H01L29/78
Abstract: 提供了用于诸如DRAM存储单元的电子器件的嵌入式晶体管及其制造方法。沟槽形成在衬底中，并且栅极介电层和栅电极形成在衬底的沟槽中，源极区域/漏极区域形成在沟槽的相对侧上的衬底中。在实施例中，源极区域/漏极区域中的一个连接至存储节点，源极区域/漏极区域中另一个连接至位线。在该实施例中，栅电极可以连接至字线以形成DRAM存储单元。
-
公开(公告)号：CN118159035A
公开(公告)日：2024-06-07
申请号：CN202410178560.X
申请日：2024-02-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各个实施例针对包括设置在第一导电互连结构和第二导电互连结构之间的铁电结构的集成芯片。第一导电互连结构位于衬底上面。第二导电互连结构位于第一导电互连结构上面。第二导电互连结构包括直接位于导电通孔段上面的导线段。铁电结构沿导线段的相对侧壁和底面并且沿导电通孔段的相对侧壁和底面连续延伸。本申请的实施例还涉及集成芯片及其形成方法。
-
公开(公告)号：CN111986720A
公开(公告)日：2020-11-24
申请号：CN202010090393.5
申请日：2020-02-13
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/56
Abstract: 在部分实施方式中，本揭露涉及一种随机存取记忆体单元及电阻式随机存取记忆体单元的操作方法。操作电阻式随机存取记忆体(RRAM)单元的方法包含对RRAM单元进行重置操作。对RRAM单元施加第一电压偏压。第一电压偏压具有第一极性。第一电压偏压的施加诱使RRAM单元从低电阻变为中电阻。中电阻大于低电阻。然后，对RRAM单元施加第二电压偏压施。第二电压偏压具有与第一极性相反的第二极性。第二电压偏压的施加诱使RRAM单元具有高电阻。高电阻大于中电阻。
-
公开(公告)号：CN105374688B
公开(公告)日：2019-07-19
申请号：CN201410803553.0
申请日：2014-12-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
CPC classification number: H01L27/10876 , H01L21/265 , H01L21/31051 , H01L21/31053 , H01L21/76224 , H01L21/76895 , H01L21/823437 , H01L21/823487 , H01L27/10814 , H01L27/10823 , H01L29/0649 , H01L29/4236 , H01L29/42368 , H01L29/66621 , H01L29/66666 , H01L29/78 , H01L29/7827
Abstract: 本发明提供了一种用于电器件(诸如，DRAM存储单元)的嵌入式晶体管及其制造方法。沟槽形成在衬底中并且栅介质和栅电极形成在衬底的沟槽内。源极/漏极区形成在位于沟槽的相对两侧的衬底中。在实施例中，源极/漏极区的一个连接至存储节点而源极/漏极区的另一个连接至位线。在本实施例中，栅电极可连接至字线以形成DRAM存储单元。可将电介质生长改性剂注入到沟槽的侧壁内以调整栅介质的厚度。
-
公开(公告)号：CN109411502A
公开(公告)日：2019-03-01
申请号：CN201711293247.7
申请日：2017-12-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及一种具有共享控制器件的存储器电路，共享控制器件用于访问目标存储器件和互补存储器件以用于改善差分感测。存储器电路具有控制器件，其中，该控制器件布置在衬底内并且具有连接至电源线的第一端子、连接至字线的第二端子、和第三端子。第一存储器件具有通过第一数据存储层分离的第一上部电极与第一下部电极。第一上部电极连接至第三端子，以及第一下部电极连接至第一位线。第二存储器件具有通过第二数据存储层分离的第二上部电极与第二下部电极。第二上部电极连接至第二位线，并且第二下部电极连接至第三端子。本发明还涉及存储器电路的形成方法。
-
-
-
-
-
-
-
-
-
Search Results
71
records
(took 0.035 seconds)
