-
公开(公告)号：CN107068761B
公开(公告)日：2021-04-09
申请号：CN201710073471.9
申请日：2017-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L27/088 , H01L21/8234
Abstract: 本公开实施例提供一种半导体元件及其制造方法，半导体元件包括第一鳍状场效晶体管及接触条(源极/漏极接触层)。第一鳍状场效晶体管包括第一鳍结构，往第一方向延伸，第一栅极结构，往与第一方向交叉的第二方向延伸，及第一源极/漏极结构。接触条位于第一源极/漏极结构之上，在平面图往与第一源极/漏极结构交叉的第二方向延伸。接触条包括：第一部分，位于第一源极/漏极结构之上，及第二部分。第二部分未与鳍结构及源极/漏极结构重叠。在平面图中，第二部分于第一方向的宽度小于第一部分于第一方向的宽度。
-
公开(公告)号：CN103296023B
公开(公告)日：2016-07-13
申请号：CN201310000963.7
申请日：2013-01-04
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0886 , H01L21/823431 , H01L21/845 , H01L27/0629 , H01L29/0642 , H01L29/66636 , H01L29/6681
Abstract: 公开了半导体器件及其制造和设计方法。在一个实施例中，半导体器件包括在包括第一半导体材料的工件上方设置的有源FinFET，有源FinFET包括第一鳍。紧邻有源FinFET在工件上方设置电无源FinFET结构，电无源FinFET包括第二鳍。第二半导体材料设置在第一鳍和第二鳍之间。
-
公开(公告)号：CN103199012A
公开(公告)日：2013-07-10
申请号：CN201210193607.7
申请日：2012-06-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/329 , H01L29/49 , H01L29/861
CPC classification number: H01L27/088 , H01L27/0255 , H01L29/66795 , H01L29/785
Abstract: 一种方法包括形成ESD二极管，包括实施外延生长以形成包含硅并且基本上不包含锗的外延区域。利用p型杂质掺杂该外延区域以形成p型区域，其中，该p型区域形成ESD二极管的阳极。本发明提供了IO ESD器件及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN107068761A
公开(公告)日：2017-08-18
申请号：CN201710073471.9
申请日：2017-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L27/088 , H01L21/8234
CPC classification number: H01L27/0886 , H01L21/823431 , H01L21/823475 , H01L23/485 , H01L27/0207 , H01L29/0847 , H01L29/785
Abstract: 本公开实施例提供一种半导体元件及其制造方法，半导体元件包括第一鳍状场效晶体管及接触条(源极/漏极接触层)。第一鳍状场效晶体管包括第一鳍结构，往第一方向延伸，第一栅极结构，往与第一方向交叉的第二方向延伸，及第一源极/漏极结构。接触条位于第一源极/漏极结构之上，在平面图往与第一源极/漏极结构交叉的第二方向延伸。接触条包括：第一部分，位于第一源极/漏极结构之上，及第二部分。第二部分未与鳍结构及源极/漏极结构重叠。在平面图中，第二部分于第一方向的宽度小于第一部分于第一方向的宽度。
-
公开(公告)号：CN103199012B
公开(公告)日：2016-04-27
申请号：CN201210193607.7
申请日：2012-06-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/329 , H01L29/49 , H01L29/861
CPC classification number: H01L27/088 , H01L27/0255 , H01L29/66795 , H01L29/785
Abstract: 一种方法包括形成ESD二极管，包括实施外延生长以形成包含硅并且基本上不包含锗的外延区域。利用p型杂质掺杂该外延区域以形成p型区域，其中，该p型区域形成ESD二极管的阳极。本发明提供了IO ESD器件及其形成方法。
-
公开(公告)号：CN103296023A
公开(公告)日：2013-09-11
申请号：CN201310000963.7
申请日：2013-01-04
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0886 , H01L21/823431 , H01L21/845 , H01L27/0629 , H01L29/0642 , H01L29/66636 , H01L29/6681
Abstract: 本发明公开了半导体器件及其制造和设计方法。在一个实施例中，半导体器件包括在包括第一半导体材料的工件上方设置的有源FinFET，有源FinFET包括第一鳍。紧邻有源FinFET在工件上方设置电无源FinFET结构，电无源FinFET包括第二鳍。第二半导体材料设置在第一鳍和第二鳍之间。
-
公开(公告)号：CN100570893C
公开(公告)日：2009-12-16
申请号：CN200710305921.9
申请日：2007-12-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L27/092
CPC classification number: H01L21/823807 , H01L29/7843
Abstract: 本发明提供一种半导体元件，该半导体元件包括一基底；一有源区；一栅极区，位于该有源区上，且该栅极区的顶部具有一栅极电极；一源极/漏极区，形成在该栅极区的相对边，大体分别与该栅极区的边缘及该有源区的边缘对齐；以及一应变诱发层，具有一第一边缘及一第二边缘，大体顺应性地覆盖在该栅极区及该有源区上；其中该栅极区的边缘与该第一边缘间的间距大于约0.4微米；以及其中该有源区与该第二边缘的间距在约60纳米至约400纳米之间。增加沟道区中的载子移动率。改善驱动电流一致性，所增加的工艺步骤可轻易地整合至公知的CMOS工艺中。此外，用来定义拉伸与压缩应变诱发层的掩模不需对已存在的设计数据库作额外的设计。
-
公开(公告)号：CN101226958A
公开(公告)日：2008-07-23
申请号：CN200710305921.9
申请日：2007-12-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L27/092
CPC classification number: H01L21/823807 , H01L29/7843
Abstract: 本发明提供一种半导体元件，该半导体元件包括一基底；一有源区；一栅极区，位于该有源区上，且该栅极区的顶部具有一栅极电极；一源极/漏极区，形成在该栅极区的相对边，大体分别与该栅极区的边缘及该有源区的边缘对齐；以及一应变诱发层，具有一第一边缘及一第二边缘，大体顺应性地覆盖在该栅极区及该有源区上；其中该栅极区的边缘与该第一边缘间的间距大于约0.4微米；以及其中该有源区与该第二边缘的间距在约60纳米至约400纳米之间。增加沟道区中的载子移动率。改善驱动电流一致性，所增加的工艺步骤可轻易地整合至公知的CMOS工艺中。此外，用来定义拉伸与压缩应变诱发层的掩模不需对已存在的设计数据库作额外的设计。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.145 seconds)
