-
公开(公告)号：CN107039581B
公开(公告)日：2022-11-29
申请号：CN201611046742.3
申请日：2016-11-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供一种半导体结构、电极结构及其形成方法，该半导体结构包含：第N金属层；扩散势垒层，其位于所述第N金属层上方；第一底部电极材料沉积，其位于所述扩散势垒层上方；第二底部电极材料沉积，其位于所述第一底部电极材料沉积上方；磁性隧穿结MTJ层，其位于所述第二底部电极材料沉积上方；顶部电极，其位于所述MTJ层上方；及第(N+1)金属层，其位于所述顶部电极上方；其中所述扩散势垒层及所述第一底部电极材料沉积与电介质层横向地接触，所述第一底部电极材料沉积将所述扩散势垒层与所述第二底部电极材料沉积间隔开，且N为大于或等于1的整数。还揭露相关联电极结构及方法。
-
公开(公告)号：CN105514265B
公开(公告)日：2019-04-02
申请号：CN201510442796.0
申请日：2015-07-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及一种具有底部电极的电阻式随机存取存储器(RRAM)单元及相关形成方法，底部电极提供RRAM单元的有效切换。在一些实施例中，RRAM单元具有由间隔件和底部介电层围绕的底部电极。底部电极、间隔件和底部介电层设置在由下部层间介电(ILD)层围绕的下部金属互连层上方。具有可变电阻的介电数据存储层位于底部介电层和底部电极之上，且顶部电极设置在介电数据存储层上方。间隔件的放置将随后形成的底部电极窄化，从而提高RRAM单元的切换效率。
-
公开(公告)号：CN104425706B
公开(公告)日：2017-07-04
申请号：CN201310687504.0
申请日：2013-12-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种集成电路器件，包括：衬底和磁性隧道结（MTJ）。MTJ至少包括钉扎层、阻挡层和自由层。在衬底的表面上方形成MTJ。在钉扎层、阻挡层和自由层中，自由层最先形成并且最接近表面。这使得在蚀刻自由层之前能够在自由层的周边区的上方形成间隔件。通过间隔件，由蚀刻或其他自由层边缘限定工艺导致的对自由层的任何损害远离磁性隧道结。本发明还提供了一种制造集成电路器件的方法。
-
公开(公告)号：CN104347631B
公开(公告)日：2017-04-12
申请号：CN201310471353.5
申请日：2013-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/108 , H01L21/8242 , H01L45/00 , H01L21/76
Abstract: 一种存储单元及其形成方法。该存储单元包括：形成于第一介电层中的开口中的第一电极，第一介电层形成于包括金属层的衬底上，开口被配置为允许第一电极与金属层之间的物理接触，第一电极具有第一宽度W1并延伸超过开口限定的区域一段距离；形成于第一电极上并具有与第一宽度W1基本相同的宽度的电阻层；具有小于第一宽度W1的第二宽度W2并形成于电阻层上的覆盖层；形成于覆盖层上并具有与第二宽度W2基本相同的宽度的第二电极；在第一宽度W1与第二宽度W2之间形成于电阻层上并具有至少两个不同的介电层的第一组合间隔区；以及连接到第二电极的通孔。本发明还公开了使用组合间隔件的RPAM结构和工艺。
-
公开(公告)号：CN106252273A
公开(公告)日：2016-12-21
申请号：CN201510793769.8
申请日：2015-11-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L27/10
Abstract: 存储器件包括第一电极、第二电极、存储元件、间隔件和阻挡结构。第二电极与第一电极相对。存储元件设置在第一电极和第二电极之间。间隔件形成在第二电极的侧壁上，并且间隔件具有设置在间隔件的顶面上的凹口。阻挡结构嵌入在间隔件的侧部中，并且阻挡结构具有越过凹口的底向上延伸的顶。此外，还公开了制造存储器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN102956816A
公开(公告)日：2013-03-06
申请号：CN201210025536.X
申请日：2012-02-06
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种半导体器件及制造方法，诸如，MTJ器件及制造MTJ器件的方法。该MTJ器件可以包括底部电极、MTJ堆叠件以及顶部电极，其中，使用孔洞填充技术形成该顶部电极。该顶部电极可以具有倾斜的侧壁。可以通过沉积对应的MTJ层来形成该MTJ堆叠件。可以在MTJ层上方形成并且图案化经过图案化的掩模，从而形成限定出顶部电极的开口。利用导电材料填充该开口，从而形成顶部电极。然后，将该顶部电极用作掩模来图案化MTJ层，从而形成MTJ堆叠件。本发明还提供了一种孔洞在先的硬掩模限定。
-
公开(公告)号：CN116685150A
公开(公告)日：2023-09-01
申请号：CN202310523627.4
申请日：2023-05-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 半导体结构包括：第一电极，包括第一金属材料；存储器膜，包括至少一种介电金属氧化物材料并且接触第一电极；以及第二电极，包括第二金属材料并且接触存储器膜。存储器膜包括具有小于0.01的钝化元素与氧的第一平均原子比率的中心区域，并且包括具有大于0.05的钝化元素与氧的第二平均原子比率的外围区域。本申请的实施例还涉及形成半导体结构的方法。
-
公开(公告)号：CN111916557A
公开(公告)日：2020-11-10
申请号：CN201910772690.5
申请日：2019-08-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
Abstract: 一些实施例涉及一种存储器元件。所述存储器元件包括上覆在底部电极上的顶部电极。数据储存层上覆在所述底部电极上。所述底部电极托住所述数据储层的下侧。所述顶部电极上覆在所述数据储存层上。所述底部电极的顶表面与所述顶部电极的顶表面对齐。
-
公开(公告)号：CN106252273B
公开(公告)日：2019-06-21
申请号：CN201510793769.8
申请日：2015-11-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L27/10
Abstract: 存储器件包括第一电极、第二电极、存储元件、间隔件和阻挡结构。第二电极与第一电极相对。存储元件设置在第一电极和第二电极之间。间隔件形成在第二电极的侧壁上，并且间隔件具有设置在间隔件的顶面上的凹口。阻挡结构嵌入在间隔件的侧部中，并且阻挡结构具有越过凹口的底向上延伸的顶。此外，还公开了制造存储器件的方法。
-
公开(公告)号：CN107068856A
公开(公告)日：2017-08-18
申请号：CN201710057592.4
申请日：2017-01-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露涉及半导体结构及制造其的方法。具体的，本揭露的一些实施例揭露一种半导体结构，其包括第N金属层；底部电极，其在所述第N金属层上方；磁性穿遂结MTJ，其在所述底部电极上方；顶部电极，其在所述MTJ上方；以及第(N+M)金属层，其在所述第N金属层上方。N以及M为正整数。所述第(N+M)金属层环绕所述顶部电极的侧壁的一部分。还提供一种形成所述半导体结构的制造方法。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.029 seconds)
