-
Patent Agency Ranking
公开(公告)号：CN109817580A
公开(公告)日：2019-05-28
申请号：CN201811062947.X
申请日：2018-09-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本文公开了用于集成电路器件，具体地，用于鳍式场效应晶体管器件的栅极切割工艺。示例性方法包括接收包括栅极结构的集成电路器件，以及实施栅极切割工艺以将栅极结构分为第一栅极结构和第二栅极结构。栅极切割工艺包括选择性地去除栅极结构的部分，从而使得残留的栅极介电层在第一栅极结构和第二栅极结构之间延伸。在一些实施方式中，残留的栅极电介质包括高k介电材料。该方法还包括在第一栅极结构和第二栅极结构之间形成栅极隔离区域。本发明的实施例还涉及栅极电介质保留的栅极切割工艺。
-
公开(公告)号：CN107045997A
公开(公告)日：2017-08-15
申请号：CN201710031113.1
申请日：2017-01-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/67
CPC classification number: H01L21/67161 , B08B9/08 , H01L21/30604 , H01L21/67063 , H01L21/6719 , H01L21/67207 , H01L21/67069 , H01L21/67155
Abstract: 一种半导体处理器件包括第一蚀刻腔室、第二蚀刻腔室、以及蚀刻模块。蚀刻模块适于可交换地包含用于晶圆蚀刻的第一蚀刻腔室或第二蚀刻腔室。还提供了使用半导体处理器件的半导体工艺。本发明实施例涉及半导体工艺和使用半导体工艺的半导体处理器件。
-
公开(公告)号：CN110034180A
公开(公告)日：2019-07-19
申请号：CN201811314088.9
申请日：2018-11-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
Abstract: 一种半导体装置结构的形成方法，包括：形成一第一虚设栅极堆叠和一第二虚设栅极堆叠于一半导体基板之上；形成一介电层于半导体基板之上以围绕第一虚设栅极堆叠和第二虚设栅极堆叠；移除第一虚设栅极堆叠和第二虚设栅极堆叠以形成一第一沟槽和一第二沟槽于介电层中；分别形成一第一金属栅极堆叠和一第二金属栅极堆叠于第一沟槽和第二沟槽中；部分地移除第一金属栅极堆叠、第二金属栅极堆叠、和介电层以形成一凹陷，其中凹陷穿过第一金属栅极堆叠和第二金属栅极堆叠；以及形成一绝缘结构以至少部分地填充凹陷。
-
公开(公告)号：CN110034180B
公开(公告)日：2023-05-23
申请号：CN201811314088.9
申请日：2018-11-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
Abstract: 一种半导体装置结构的形成方法，包括：形成一第一虚设栅极堆叠和一第二虚设栅极堆叠于一半导体基板之上；形成一介电层于半导体基板之上以围绕第一虚设栅极堆叠和第二虚设栅极堆叠；移除第一虚设栅极堆叠和第二虚设栅极堆叠以形成一第一沟槽和一第二沟槽于介电层中；分别形成一第一金属栅极堆叠和一第二金属栅极堆叠于第一沟槽和第二沟槽中；部分地移除第一金属栅极堆叠、第二金属栅极堆叠、和介电层以形成一凹陷，其中凹陷穿过第一金属栅极堆叠和第二金属栅极堆叠；以及形成一绝缘结构以至少部分地填充凹陷。
-
公开(公告)号：CN109817580B
公开(公告)日：2022-08-23
申请号：CN201811062947.X
申请日：2018-09-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本文公开了用于集成电路器件，具体地，用于鳍式场效应晶体管器件的栅极切割工艺。示例性方法包括接收包括栅极结构的集成电路器件，以及实施栅极切割工艺以将栅极结构分为第一栅极结构和第二栅极结构。栅极切割工艺包括选择性地去除栅极结构的部分，从而使得残留的栅极介电层在第一栅极结构和第二栅极结构之间延伸。在一些实施方式中，残留的栅极电介质包括高k介电材料。该方法还包括在第一栅极结构和第二栅极结构之间形成栅极隔离区域。本发明的实施例还涉及栅极电介质保留的栅极切割工艺。
-
-
-
-
Search Results
5
records
(took 0.026 seconds)
