-
公开(公告)号:CN102116953B
公开(公告)日:2012-09-19
申请号:CN201110052303.4
申请日:2011-03-02
Applicant: 友达光电股份有限公司
IPC: G02F1/133 , G02F1/1362 , G09G3/36
CPC classification number: G09G3/3614 , G09G2300/0426
Abstract: 一种液晶显示器及其液晶显示面板。本发明所提供的液晶显示器的像素阵列结构系为三分的一源极驱动架构,通过巧妙安排各像素、各数据线与各扫描线间的连接关系,从而使得液晶显示面板以列反转的驱动方式而呈现具有单点反转的显示效果,从而不但可以降低液晶显示器的整体功率消耗,而且还可以提升画面品质。
-
公开(公告)号:CN101872096B
公开(公告)日:2011-11-23
申请号:CN201010206714.X
申请日:2010-06-12
Applicant: 友达光电股份有限公司
IPC: G02F1/1368 , G02F1/1362 , H01L27/02 , H01L21/77
CPC classification number: G02F1/136209 , G02F1/136213 , G02F2001/13606 , G02F2201/40 , H01L27/1248 , H01L27/1255
Abstract: 本发明是关于一种液晶显示器的像素结构及其制造方法。在一个具体实施方式中,像素结构包含形成于基板上的扫描线和形成于基板上的数据线,并以此定义像素区。开关形成于基板上的像素区之内。遮蔽电极形成于开关之上。一平面有机层形成于数据线与像素区之上,并且未与遮蔽电极重叠。像素电极具有第一部份和延伸自第一部份的第二部份,形成于像素区内的遮蔽电极与平面有机层之上,其中像素电极的第一部份与遮蔽电极重叠,以定义出其间的储存电容器,并且第二部份覆盖平面有机层,而未与数据线重叠。
-
公开(公告)号:CN101887892A
公开(公告)日:2010-11-17
申请号:CN201010198439.1
申请日:2010-06-07
Applicant: 友达光电股份有限公司
IPC: H01L27/02 , H01L23/528 , G02F1/1362
Abstract: 一种像素结构及具有此种像素结构的显示面板,该像素结构包括第一及第二扫描线;数据线,不平行于第一及第二扫描线,且一部分的数据线与第一及第二扫描线位于同一膜层;第一绝缘层,覆盖第一及第二扫描线与部分的数据线,且具有位于部分的数据线的两侧的第一凹陷;第二绝缘层,覆盖第一绝缘层;电容电极线,位于第二绝缘层上且覆盖数据线与第一凹陷;第三绝缘层,位于电容电极线上;第一主动元件,与第二扫描线及数据线电连接;第二主动元件,与第一扫描线及第一主动元件电连接;及第一与第二像素电极,位于第三绝缘层上且分别与第一及第二主动元件电连接。本发明可减少像素电极与数据线间寄生电容过大而对像素电极的电荷或信号产生影响的问题。
-
公开(公告)号:CN101853848B
公开(公告)日:2012-02-15
申请号:CN201010182405.3
申请日:2010-05-18
Applicant: 友达光电股份有限公司
IPC: H01L27/02 , H01L29/786 , G02F1/1362
Abstract: 本发明公开一种主动元件阵列基板,包括基板、多条扫描线、多条数据线、多条扫描信号传递线以及多个像素单元。扫描线设置于基板上。数据线与扫描线交错。扫描信号传递线与扫描线交错,各扫描信号传递线分别通过一结点与其中一条扫描线连接。像素单元与对应的扫描线及数据线电性连接,像素单元包括主动元件及像素电极。主动元件具有栅极、源极及漏极。像素电极与漏极电性连接,在未与结点邻接的像素单元中,各主动元件的栅极-漏极电容为Cgd1,而在与结点邻接的像素单元中,部分主动元件的栅极-漏极电容为Cgd2,其余主动元件的栅极-漏极电容为Cgd1,且Cgd1≠Cgd2。
-
公开(公告)号:CN101561609A
公开(公告)日:2009-10-21
申请号:CN200910146567.9
申请日:2009-06-08
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , H01L23/528 , H01L21/82 , H01L21/768
Abstract: 提供一种主动阵列基板、液晶显示面板及制造主动阵列基板的方法。主动阵列基板包括衬底、多条扫描线、多条数据线以及多条栅极转接线设置于所述衬底上,其中各所述栅极转接线具有多个第一部;多个转线部与所述对应的第一部连接;多个连接洞;以及多个第二部,是与所述这些第一部为不同层配置,其中所述这些第二部中之一是通过所述这些连接洞之一与对应的所述第一部电连接。
-
公开(公告)号:CN102169264A
公开(公告)日:2011-08-31
申请号:CN201110051051.3
申请日:2011-02-25
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , G02F1/1368 , H01L27/12
CPC classification number: G02F1/136213 , G02F1/136286 , G02F2001/134345 , G09G3/3648 , G09G2300/0426 , G09G2300/0439 , G09G2310/0205 , G09G2310/0213 , G09G2320/0214 , H01L27/1251
Abstract: 本发明提供一种液晶显示面板,该液晶显示面板借由一数据线将显示数据传送于以的字形的排列方式的第一子像素、第二子像素以及第三子像素。该液晶显示面板可借由将该第一子像素、第二子像素以及第三子像素的薄膜晶体管的沟道宽度与沟道长度的比值调整为预设的比例,或借由将该第一子像素、第二子像素以及第三子像素的薄膜晶体管的耦合电容值增加补偿电容值,以改善该第一子像素、第二子像素以及第三子像素的馈通电压的差异值。
-
公开(公告)号:CN101799605B
公开(公告)日:2011-06-15
申请号:CN201010138348.9
申请日:2010-03-18
Applicant: 友达光电股份有限公司
IPC: G02F1/1362
Abstract: 本发明公开一种像素阵列,其位于一基板上且包括多个像素组。每一像素组包括一第一扫描线,一第二扫描线,一数据线、一数据信号传输线、一第一像素单元以及一第二像素单元。数据线不平行于第一扫描线及第二扫描线设置。数据信号传输线平行于第一扫描线以及第二扫描线设置且与数据线电性连接。第一扫描线与第二扫描线之间的距离小于数据信号传输线与第一扫描线及第二扫描线的任一条之间的距离。第一像素单元与第一扫描线以及数据线电性连接。第二像素单元与第二扫描线以及数据线电性连接。
-
公开(公告)号:CN101872096A
公开(公告)日:2010-10-27
申请号:CN201010206714.X
申请日:2010-06-12
Applicant: 友达光电股份有限公司
IPC: G02F1/1368 , G02F1/1362 , H01L27/02 , H01L21/77
CPC classification number: G02F1/136209 , G02F1/136213 , G02F2001/13606 , G02F2201/40 , H01L27/1248 , H01L27/1255
Abstract: 本发明是关于一种液晶显示器的像素结构及其制造方法。在一个具体实施方式中,像素结构包含形成于基板上的扫描线和形成于基板上的数据线,并以此定义像素区。开关形成于基板上的像素区之内。遮蔽电极形成于开关之上。一平面有机层形成于数据线与像素区之上,并且未与遮蔽电极重叠。像素电极具有第一部份和延伸自第一部份的第二部份,形成于像素区内的遮蔽电极与平面有机层之上,其中像素电极的第一部份与遮蔽电极重叠,以定义出其间的储存电容器,并且第二部份覆盖平面有机层,而未与数据线重叠。
-
公开(公告)号:CN101853859A
公开(公告)日:2010-10-06
申请号:CN200910134076.2
申请日:2009-03-31
Applicant: 友达光电股份有限公司
IPC: H01L27/12 , H01L23/52 , H01L21/84 , H01L21/768 , G02F1/1362
Abstract: 一种显示基板及其制造方法,涉及显示基板领域。本发明的显示基板同时具有较高基板透光率和较好像素电极电压稳定性,其包括:至少一个像素;所述像素包括至少一个晶体管、一个存储电容和一个像素电极。所述存储电容包括:设置在所述基板上的第一电容电极;覆盖所述第一电容电极的第一介电层和第二介电层;所述像素电极的部分面积对应所述第一电容电极设置在所述第二介电层上;所述栅极阻抗层和所述第一介电层构成材料相同且所述第一介电层厚度小于所述栅极阻抗层。
-
公开(公告)号:CN101710471A
公开(公告)日:2010-05-19
申请号:CN200910252934.3
申请日:2009-12-04
Applicant: 友达光电股份有限公司
IPC: G09F9/30 , H01L23/528
Abstract: 本发明公开了一种显示装置,包括多条栅极线、多条数据线、多条第一外部栅极转接线,以及多条第二外部栅极转接线。第一外部栅极转接线大体设置于基板的边框区,并分别与一对应的栅极线电性连接。第二外部栅极转接线大体设置于基板的边框区并分别与对应的栅极线电性连接。各第一外部栅极转接线与相对应的第二外部栅极转接线至少部分重迭。
-
-
-
-
-
-
-
-
-