移位寄存器电路
    1.
    发明授权

    公开(公告)号:CN104485134B

    公开(公告)日:2017-12-26

    申请号:CN201410692719.6

    申请日:2014-11-26

    Abstract: 一种移位寄存器,包括一上拉控制电路、一上拉电路、一下拉电路以及一下拉控制电路,上拉控制电路是用以输出第n级控制信号Q(n),使上拉电路可根据第n级控制信号Q(n)输出第n级栅极控制信号G(n),而下拉电路以及下拉控制电路则是在不需要输出栅极驱动信号的时段中,将第n级控制信号Q(n)以及第n级栅极控制信号G(n)稳定于低电压电位,以避免在不需要输出栅极控制信号的时段中驱动错误的栅极线,导致误动作的情况发生。

    像素结构
    2.
    发明公开

    公开(公告)号:CN107481687A

    公开(公告)日:2017-12-15

    申请号:CN201710730051.3

    申请日:2017-08-23

    Abstract: 一种像素结构包含开关元件、内存元件,以及第一驱动元件。开关元件配置于基板上。内存元件配置基板上。第一驱动元件与开关元件及内存元件电性连接,其中第一驱动元件与内存元件在基板的法线方向上重迭。

    像素结构
    3.
    发明授权

    公开(公告)号:CN107481687B

    公开(公告)日:2020-02-07

    申请号:CN201710730051.3

    申请日:2017-08-23

    Abstract: 一种像素结构包含开关元件、内存元件,以及第一驱动元件。开关元件配置于基板上。内存元件配置基板上。第一驱动元件与开关元件及内存元件电性连接,其中第一驱动元件与内存元件在基板的法线方向上重迭。

    移位暂存电路
    4.
    发明授权

    公开(公告)号:CN106020535B

    公开(公告)日:2019-04-23

    申请号:CN201610311488.9

    申请日:2016-05-12

    Abstract: 本发明公开了一种移位暂存电路,具有多级移位暂存器。其中至少一级移位暂存器具有驱动模块、再充电模块、上拉模块及主下拉模块。驱动模块依据第一驱动信号提供工作信号至第一节点。再充电模块具有储电单元、第一开关及控制单元。储电单元电性连接第一节点和第三节点之间。控制单元提供再充电信号至第一开关,并依据第一节点的电压调整第三节点的电压。第一开关依据第三节点的电压将再充电信号提供至第二节点。上拉模块依据第二节点的电压,导通第一时脉信号端及输出节点。主下拉模块依据第二时脉信号端的电压,导通输出节点及参考电压端。

    具有共漏极架构的显示器

    公开(公告)号:CN103151017B

    公开(公告)日:2015-07-08

    申请号:CN201310106405.9

    申请日:2013-03-29

    CPC classification number: G09G3/3614 G02F1/1345 G02F1/13454 G09G2300/0426

    Abstract: 具有共漏极架构的显示器。该显示器包含源极驱动器、多工器、第一数据线、第二数据线、第一像素及第二像素。该多工器包含第一像素信号传送单元及第二像素信号传送单元。该第一像素信号传送单元包含第一子像素信号传送单元、第二子像素信号传送单元及第三子像素信号传送单元。该第一子像素信号传送单元与该第二子像素信号传送单元具有第一漏极。与该第一像素信号传送单元相邻的第二像素信号传送单元包含第四子像素信号传送单元、第五子像素信号传送单元及第六子像素信号传送单元。该第四子像素信号传送单元与该第五子像素信号传送单元具有第二漏极。

    栅极驱动电路
    6.
    发明公开
    栅极驱动电路 审中-实审

    公开(公告)号:CN119132213A

    公开(公告)日:2024-12-13

    申请号:CN202411519674.2

    申请日:2024-10-29

    Inventor: 李国铭

    Abstract: 本发明公开了一种栅极驱动电路。栅极驱动电路包括输入电路、第一稳压电路、第一输出电路、第二稳压电路、第二输出电路、第一下拉电路以及第二下拉电路。输入电路提供控制信号。第一稳压电路接收外部控制信号,且耦接控制信号。第一输出电路基于控制信号提供时序驱动信号以及隔离控制信号。第二稳压电路接收外部控制信号耦接时序驱动信号。第二输出电路基于隔离控制信号提供栅极驱动信号。第一下拉电路耦接于控制信号、时序驱动信号与渐变栅极低电压之间。第二下拉电路耦接于栅极驱动信号与栅极低电压之间。

    具有共漏极架构的显示器

    公开(公告)号:CN103151017A

    公开(公告)日:2013-06-12

    申请号:CN201310106405.9

    申请日:2013-03-29

    CPC classification number: G09G3/3614 G02F1/1345 G02F1/13454 G09G2300/0426

    Abstract: 具有共漏极架构的显示器。该显示器包含源极驱动器、多工器、第一数据线、第二数据线、第一像素及第二像素。该多工器包含第一像素信号传送单元及第二像素信号传送单元。该第一像素信号传送单元包含第一子像素信号传送单元、第二子像素信号传送单元及第三子像素信号传送单元。该第一子像素信号传送单元与该第二子像素信号传送单元具有第一漏极。与该第一像素信号传送单元相邻的第二像素信号传送单元包含第四子像素信号传送单元、第五子像素信号传送单元及第六子像素信号传送单元。该第四子像素信号传送单元与该第五子像素信号传送单元具有第二漏极。

    移位暂存电路
    8.
    发明公开

    公开(公告)号:CN106020535A

    公开(公告)日:2016-10-12

    申请号:CN201610311488.9

    申请日:2016-05-12

    CPC classification number: G06F3/0412

    Abstract: 本发明公开了一种移位暂存电路,具有多级移位暂存器。其中至少一级移位暂存器具有驱动模块、再充电模块、上拉模块及主下拉模块。驱动模块依据第一驱动信号提供工作信号至第一节点。再充电模块具有储电单元、第一开关及控制单元。储电单元电性连接第一节点和第三节点之间。控制单元提供再充电信号至第一开关,并依据第一节点的电压调整第三节点的电压。第一开关依据第三节点的电压将再充电信号提供至第二节点。上拉模块依据第二节点的电压,导通第一时脉信号端及输出节点。主下拉模块依据第二时脉信号端的电压,导通输出节点及参考电压端。

    移位寄存器电路
    9.
    发明公开

    公开(公告)号:CN104485134A

    公开(公告)日:2015-04-01

    申请号:CN201410692719.6

    申请日:2014-11-26

    Abstract: 一种移位寄存器,包括一上拉控制电路、一上拉电路、一下拉电路以及一下拉控制电路,上拉控制电路是用以输出第n级控制信号Q(n),使上拉电路可根据第n级控制信号Q(n)输出第n级栅极控制信号G(n),而下拉电路以及下拉控制电路则是在不需要输出栅极驱动信号的时段中,将第n级控制信号Q(n)以及第n级栅极控制信号G(n)稳定于低电压电位,以避免在不需要输出栅极控制信号的时段中驱动错误的栅极线,导致误动作的情况发生。

Patent Agency Ranking