一种显示面板修补电路
    1.
    发明公开

    公开(公告)号:CN102156366A

    公开(公告)日:2011-08-17

    申请号:CN201010622272.7

    申请日:2010-12-28

    Inventor: 林政豪 吴威宪

    Abstract: 本发明提供了一种显示面板修补电路,包含:一基板;两组总线,制作于基板上,每一组总线包含相同的多根引线;以及至少一修补线,绝缘置于总线上方或下方,且与每一引线相交。本发明提供的修补电路可在双边驱动的显示面板其中之一总线的引线断裂时将另一边引线的信号引入,从而修复双边驱动功能避免单边驱动造成的充电不足问题,并降低因引线断裂导致的面板报废率,且不需增加修补线所占的空间,维持相同面板设计。

    图像显示器
    3.
    发明授权

    公开(公告)号:CN101556786B

    公开(公告)日:2011-08-31

    申请号:CN200910141198.4

    申请日:2009-05-26

    Abstract: 本发明揭露一种图像显示器,其中像素矩阵的多个列各自包括:多个第一色像素、多个第二色像素、一第一扫描线、以及一第二扫描线。在各列中,所述第一扫描线负责传递一第一扫描信号扫描所述多个第一色像素,且所述第二扫描线负责传递一第二扫描信号扫描所述多个第二色像素。本发明的图像显示器的像素矩阵结构有利于改善馈穿效应对画面的影响。

    移位缓存器电路
    4.
    发明公开

    公开(公告)号:CN101673582A

    公开(公告)日:2010-03-17

    申请号:CN200910209175.2

    申请日:2009-10-28

    Abstract: 本发明公开一种移位缓存器电路,该移位缓存器电路包含多级移位缓存器以提供多个栅极信号至多条栅极线。每一级移位缓存器包含上拉单元、用来接收输入信号的输入单元、用来根据输入信号提供驱动控制电压的储能单元、放电单元、耦合单元以及下拉单元。上拉单元根据驱动控制电压以上拉第一栅极信号。放电单元用来执行放电动作以下拉驱动控制电压。耦合单元用来耦合储能单元与后级移位缓存器,使后级移位缓存器所产生的第二栅极信号的下降沿可据以下拉驱动控制电压。下拉单元根据第二栅极信号以下拉第一栅极信号。

    像素结构及其制造方法
    5.
    发明授权

    公开(公告)号:CN111025786B

    公开(公告)日:2022-05-06

    申请号:CN201911154598.9

    申请日:2019-11-19

    Inventor: 余律均 吴威宪

    Abstract: 一种像素结构包含基板、栅极线、数据线、开关元件、第一导电结构及第二导电结构。数据线具有第一部分及第二部分,且第一与第二部分之间夹钝角。第一导电结构包含第一主干部、第二主干部及第一分支部。第一及第二主干部各自具有第一及第二部分,且第一及第二部分分别在第三及第四方向上延伸。第一分支部连接第一及第二主干部,且第一分支部的宽度由第一主干部至第二主干部逐渐减小。第二导电结构包含第三主干部、第四主干部、第二分支部及第三分支部。第三及第四主干部分别与第一及第二主干部重叠。第二及第三分支部连接第三及第四主干部。

    像素结构及其制造方法
    6.
    发明公开

    公开(公告)号:CN111025786A

    公开(公告)日:2020-04-17

    申请号:CN201911154598.9

    申请日:2019-11-19

    Inventor: 余律均 吴威宪

    Abstract: 一种像素结构包含基板、栅极线、数据线、开关元件、第一导电结构及第二导电结构。数据线具有第一部分及第二部分,且第一与第二部分之间夹钝角。第一导电结构包含第一主干部、第二主干部及第一分支部。第一及第二主干部各自具有第一及第二部分,且第一及第二部分分别在第三及第四方向上延伸。第一分支部连接第一及第二主干部,且第一分支部的宽度由第一主干部至第二主干部逐渐减小。第二导电结构包含第三主干部、第四主干部、第二分支部及第三分支部。第三及第四主干部分别与第一及第二主干部重叠。第二及第三分支部连接第三及第四主干部。

    液晶显示面板及其制造方法

    公开(公告)号:CN101950112A

    公开(公告)日:2011-01-19

    申请号:CN201010275309.3

    申请日:2010-09-06

    Abstract: 一种液晶显示面板及其制造方法,该面板包括:一栅控电路,位于一薄膜晶体管基板上,该栅控电路具有一移位暂存器,该移位暂存器具有多个输出端依序产生多个栅控信号;一有源式阵列,位于该薄膜晶体管基板上,该有源式阵列具有多条栅极线,所述多条栅极线连接至该移位暂存器的所述多个输出端;以及一开关电路,位于该薄膜晶体管基板上,该开关电路包含一开关单元,该开关单元的一第一端电性连接至该移位暂存器的所述多个输出端其中之一,该开关单元的一控制端电性连接至一第一输入垫,该开关单元的一第二端电性连接至一第二输入垫。本发明可使得PSA工艺能够顺利完成,并且不会造成像素阵列中的木纳现象。

    移位缓存器电路
    8.
    发明授权

    公开(公告)号:CN101673582B

    公开(公告)日:2013-03-20

    申请号:CN200910209175.2

    申请日:2009-10-28

    Abstract: 本发明公开一种移位缓存器电路,该移位缓存器电路包含多级移位缓存器以提供多个栅极信号至多条栅极线。每一级移位缓存器包含上拉单元、用来接收输入信号的输入单元、用来根据输入信号提供驱动控制电压的储能单元、放电单元、耦合单元以及下拉单元。上拉单元根据驱动控制电压以上拉第一栅极信号。放电单元用来执行放电动作以下拉驱动控制电压。耦合单元用来耦合储能单元与后级移位缓存器,使后级移位缓存器所产生的第二栅极信号的下降沿可据以下拉驱动控制电压。下拉单元根据第二栅极信号以下拉第一栅极信号。

    具有相同信号延迟的平面显示面板及其信号线结构

    公开(公告)号:CN1632650A

    公开(公告)日:2005-06-29

    申请号:CN200510004086.6

    申请日:2005-01-07

    Abstract: 一种信号线结构,应用于平面显示面板,包括:一基板、一第一主信号线、一第二主信号线、一第一辅信号线及一第二辅信号线。第一主信号线,是配置于基板上,由第一金属材料所形成。第二主信号线是配置于基板上,由第一金属材料所形成。第一辅信号线,是由第二金属材料所形成,并与第一主信号线电性连接,以形成第一路径。第二辅信号线,是由第二金属材料所形成,并与第二主信号线电性连接,以形成第二路径。且第一路径的整体等效电阻值与第二路径的整体等效电阻值是实质上相等。

Patent Agency Ranking