公开(公告)号：CN113193842B

公开(公告)日：2025-03-25

申请号：CN202110571054.3

申请日：2021-05-25

Applicant: 厦门理工学院

Inventor： 陈思婷 ,  陈铖颖 ,  余仕湖 ,  李伯阳 ,  王尘 ,  冯平 ,  杨可 ,  宋长坤

IPC: H03F1/42 ,  G01C19/5776 ,  H03F3/45

Abstract: 本发明公开了一种电容－电压转换电路，包括第一运放、两补偿电容、两保持电容、多个开关、第一时钟信号和第二时钟信号；第一运放为一双端输入、双端输出的差分放大器，电容－电压转换电路的两输入端分别通过补偿电容连接到所述第一运放的差分输入端，即节点b5和节点b6，第一保持电容的一端通过开关选通连接到节点b5或参考电位，另一端连接到差分输出端的负信号端；第二保持电容的一端通过开关选通连接到节点b6或参考电位，另一端连接到差分输出端的正信号端；开关的选通受第一时钟信号、第二时钟信号控制，实现本转换电路的采样相与放大相的转换。本发明的电容－电压转换电路具有大信号带宽、优动态范围、低功耗等特点，并能满足精度要求。

公开(公告)号：CN113193842A

公开(公告)日：2021-07-30

申请号：CN202110571054.3

申请日：2021-05-25

Applicant: 厦门理工学院

Inventor： 陈思婷 ,  陈铖颖 ,  余仕湖 ,  李伯阳 ,  王尘 ,  冯平 ,  杨可 ,  宋长坤

IPC: H03F1/42 ,  G01C19/5776 ,  H03F3/45

Abstract: 本发明公开了一种电容－电压转换电路，包括第一运放、两补偿电容、两保持电容、多个开关、第一时钟信号和第二时钟信号；第一运放为一双端输入、双端输出的差分放大器，电容－电压转换电路的两输入端分别通过补偿电容连接到所述第一运放的差分输入端，即节点b5和节点b6，第一保持电容的一端通过开关选通连接到节点b5或参考电位，另一端连接到差分输出端的负信号端；第二保持电容的一端通过开关选通连接到节点b6或参考电位，另一端连接到差分输出端的正信号端；开关的选通受第一时钟信号、第二时钟信号控制，实现本转换电路的采样相与放大相的转换。本发明的电容－电压转换电路具有大信号带宽、优动态范围、低功耗等特点，并能满足精度要求。

公开(公告)号：CN220457380U

公开(公告)日：2024-02-06

申请号：CN202322131609.X

申请日：2023-08-09

Applicant: 厦门理工学院

Inventor： 甘巧莹 ,  廖文丽 ,  陈智峰 ,  宋长坤 ,  陈铖颖

IPC: H03K3/84 ,  G06F7/58

Abstract: 本实用新型公开了种基于双振荡器的低功耗真随机数发生器电路，包括电流镜电路、高频振荡器电路、SR锁存器电路、电平提升电路、占空比调整电路和D触发器电路，电流镜电路的输入接电源电压VDD，电流镜电路用于为高频振荡器电路的两个高频振荡器的输出提供初始偏置电压，并给SR锁存器电路提供低于电源电压VDD的供电电压，两个高频振荡器用于产生高频时钟信号并输出至SR锁存器电路，SR锁存器电路用于提高高频时钟信号的输出抖动，并输出至电平提升电路和高频振荡器的反馈控制端；电平提升电路用于提升SR锁存器电路的输出电压，并输出至占空比调整电路，占空比调整电路的输出接D触发器电路的输入，D触发器电路用于输出具有随机性的序列。

公开(公告)号：CN214707657U

公开(公告)日：2021-11-12

申请号：CN202121132262.5

申请日：2021-05-25

Applicant: 厦门理工学院

Inventor： 陈思婷 ,  陈铖颖 ,  余仕湖 ,  李伯阳 ,  王尘 ,  冯平 ,  杨可 ,  宋长坤

IPC: H03F1/42 ,  G01C19/5776 ,  H03F3/45

Abstract: 本实用新型公开了一种电容－电压转换电路，包括第一运放、两补偿电容、两保持电容、多个开关、第一时钟信号和第二时钟信号；第一运放为一双端输入、双端输出的差分放大器，电容－电压转换电路的两输入端分别通过补偿电容连接到所述第一运放的差分输入端，即节点b5和节点b6，第一保持电容的一端通过开关选通连接到节点b5或参考电位，另一端连接到差分输出端的负信号端；第二保持电容的一端通过开关选通连接到节点b6或参考电位，另一端连接到差分输出端的正信号端；开关的选通受第一时钟信号、第二时钟信号控制，实现本转换电路的采样相与放大相的转换。本实用新型的电容－电压转换电路具有大信号带宽、优动态范围、低功耗等特点，并能满足精度要求。

公开(公告)号：CN220796303U

公开(公告)日：2024-04-16

申请号：CN202322643067.4

申请日：2023-09-28

Applicant: 厦门理工学院

Inventor： 甘巧莹 ,  宋长坤 ,  陈铖颖

IPC: G11C13/00

Abstract: 本实用新型涉及CMOS模拟集成电路设计技术领域，公开了一种基于H‑bridge的RRAM熵源重构电路，包括基于H‑bridge的RRAM单元重构电路、迟滞比较器电路和边沿触发电路，基于H‑bridge的RRAM单元重构电路用于监测重构过程中阻变存储器RRAM的跨导，并将监测结果以电位信号BL和SL形式输出至迟滞比较器电路的输入端；迟滞比较器电路用于对电位信号BL和SL的电位进行实时监测，并将比较结果输出至边沿触发电路；边沿触发电路用于接收迟滞比较器的输出结果，并通过脉冲触发的方式反馈给基于H‑bridge的RRAM单元重构电路的输入以改变电路工作模式。本实用新型能够增加RRAM作为熵源的稳定性和可靠性，保障RRAM的跨导大小随多个周期变化的非线性，进而保障熵源随机性，适用于硬件加密方案中。