-
公开(公告)号：CN118588037A
公开(公告)日：2024-09-03
申请号：CN202410851393.0
申请日：2024-06-27
Applicant: 厦门天马微电子有限公司
IPC: G09G3/36 , G09G5/14 , G11C19/28 , G02F1/1362 , G02F1/1333 , G09F9/35
Abstract: 本申请公开一种显示面板、显示面板的驱动方法及显示装置，显示面板包括：驱动电路；驱动电路包括多个移位寄存单元；移位寄存单元包括驱动控制模块、级传模块和扫描模块；驱动控制模块包括起始输入端、扫描控制端、第一节点和第二节点；级传模块包括第一输入端、第二输入端、第一电平端、级传时钟端和级传输出端；第一输入端与第一节点电连接，第二输入端与第二节点电连接；第i级移位寄存单元的级传输出端与第j级移位寄存单元的起始输入端电连接；扫描模块包括第三输入端、第四输入端、第二电平端、扫描时钟端和扫描输出端；第三输入端与第一节点电连接。采用上述技术方案，可以分区分频显示，在保证显示质量的前提下，降低显示面板的功耗。
-
公开(公告)号：CN112419992A
公开(公告)日：2021-02-26
申请号：CN202011354553.9
申请日：2020-11-26
Applicant: 厦门天马微电子有限公司
IPC: G09G3/36 , G09G3/3225
Abstract: 本发明实施例公开了一种显示面板及其驱动方法、显示装置，该显示面板中同一选通电路各开关单元的输入端与同一条信号源线电连接；同一选通电路中的各开关单元的输出端与各条数据信号线一一对应电连接；同一选通电路的各开关单元分时导通；每个开关单元包括一N型晶体管和一P型晶体管；同一开关单元的N型晶体管的第一极和P型晶体管的第一极与同一信号源线电连接，同一开关单元的N型晶体管的第二极和P型晶体管的第二极与同一数据信号线电连接；当数据信号的电压为正极性时，导通的开关单元中的P型晶体管导通、N型晶体管关闭；当数据信号的电压为负极性时，导通的开关单元中的N型晶体管导通、P型晶体管关闭。
-
公开(公告)号：CN111710280A
公开(公告)日：2020-09-25
申请号：CN202010624396.2
申请日：2020-06-30
Applicant: 厦门天马微电子有限公司
IPC: G09G3/20 , G09G3/3208 , G09G3/36
Abstract: 本发明实施例公开了一种显示面板及其驱动方法和电子设备，该显示面板包括：显示区和非显示区，非显示区包括多个多路选通单元、至少一条信号源线和多条时序控制线；显示阶段，N条时序控制线分时输出时序控制信号，使所对应的多路选通单元的N个选通开关分时导通，信号源线将数据信号分时输出给多路选通单元所电连接的N列子像素，数据信号的电压为正极性或负极性，对于至少一条时序控制线，其所对应的数据信号为负极性时输出的时序控制信号中有效驱动电压小于数据信号为正极性时的有效驱动电压。本发明实施例，动态调节时序控制线的有效驱动电压使其驱动多路选通单元，达到降低面板功耗的目的。
-
公开(公告)号：CN114639331B
公开(公告)日：2024-05-07
申请号：CN202210238087.0
申请日：2022-03-11
Applicant: 厦门天马微电子有限公司
IPC: G09G3/20
Abstract: 本发明公开了一种驱动电路及其驱动方法、显示装置，涉及显示技术领域，包括多个开关晶体管，开关晶体管包括有源层、位于有源层同一侧的源极和漏极、分别位于有源层两侧的第一栅极和第二栅极；同一开关晶体管中，有源层包括第一沟道区和第二沟道区，第一沟道区为第一栅极与有源层沿第一方向交叠的区域，第二沟道区为第二栅极与有源层沿第一方向交叠的区域；其中，第一方向为有源层与第一栅极和第二栅极的层叠方向，第一沟道区的宽长比大于第二沟道区的宽长比；在第一驱动频率下，开关晶体管响应第一栅极的信号导通；在第二驱动频率下，开关晶体管响应第二栅极的信号导通，其中，第一驱动频率大于第二驱动频率。如此有利于降低显示装置的整体功耗。
-
公开(公告)号：CN113299222B
公开(公告)日：2024-02-27
申请号：CN202110633281.4
申请日：2021-06-07
Applicant: 厦门天马微电子有限公司
Abstract: 本发明实施例公开了一种显示面板及显示装置。显示面板包括：至少两个驱动电路，驱动电路包括相互级联的N级移位寄存器，N≥2；移位寄存器包括：第一控制部和第二控制部，第二控制部包括第一子输出部和输出控制端，第一控制部至少接收输入信号端的信号并至少响应于一个时钟信号端的信号，而控制第一节点和第二节点的信号；第二控制部用于接收第一信号端的信号以及第二信号端的信号，并响应于第一节点的信号、第二节点的信号、以及输出控制端的信号，而输出第一信号端的信号，或者，输出所述第二信号端的信号，或者，不输出信号。实现显示面板显示帧率切换过程中，保证显示效果的同时，有效避免额外功耗的损失。
-
Patent Agency Ranking
公开(公告)号：CN114333690A
公开(公告)日：2022-04-12
申请号：CN202111628319.5
申请日：2021-12-28
Applicant: 厦门天马微电子有限公司
IPC: G09G3/32
Abstract: 本申请公开了一种驱动电路、显示面板及显示设备。驱动电路包括第一控制单元和第二控制单元，所述第一控制单元包括第一晶体管，所述第一控制单元用于在接收所述第一数据线输出的第一数据信号时，根据所述第一数据信号调整所述第一晶体管的导通状态；所述第二控制单元包括第二晶体管，所述第二控制单元用于在接收所述第二数据线输出的第一数据信号时，根据所述第一数据信号调整所述第二晶体管的导通状态；在第一帧刷新周期，所述第一数据线和所述第二数据线交替输出第一数据信号。根据本申请实施例，能够使得两个控制单元内的晶体管保持动态夹压状态，避免了驱动晶体管长时间处于单向夹压状态而导致器件特性发生漂移，延长了驱动电路的使用寿命。
-
公开(公告)号：CN112331142B
公开(公告)日：2022-06-17
申请号：CN202011337496.3
申请日：2020-11-25
Applicant: 厦门天马微电子有限公司
IPC: G09G3/3208 , G09G3/36
Abstract: 本申请实施例提供一种扫描驱动电路、显示面板和显示装置，涉及显示领域，能够改善由于扫描驱动电路中由于晶体管特性漂移而导致的显示异常。扫描驱动电路，包括级联的多个移位寄存器单元，每个移位寄存器单元包括：第一晶体管，第一晶体管的第一端电连接于第一时钟信号端，第一晶体管的第二端电连接于本级移位寄存器单元的输出端，第一晶体管的控制端电连接于第一节点，第一时钟信号端用于提供由高电平VGH和低电平VGL组成的第一时钟信号；第二晶体管，第二晶体管的第一端电连接于第一节点，第二晶体管的第二端电连接于第一电压端，第二晶体管的控制端电连接于本级移位寄存器单元的第一输入端，第一电压端用于提供第一电压VA，VA＜VGH。
-
公开(公告)号：CN111710310B
公开(公告)日：2022-04-22
申请号：CN202010620855.X
申请日：2020-06-30
Applicant: 厦门天马微电子有限公司
IPC: G09G3/36 , G02F1/1343 , G02F1/1362
Abstract: 本发明实施例公开了一种多路分配电路、阵列基板、显示面板和装置及驱动方法。该多路分配电路包括多个多路分配器；每个多路分配器包括至少两个开关晶体管组；每个开关晶体管组还包括至少两个开关晶体管；同一开关晶体管组中的至少两个开关晶体管的源极电连接，同一开关晶体管组中的至少两个开关晶体管的漏极相互电连接；同一多路分配器中的至少两个开关晶体管组的输入端电连接；同一开关晶体管组中，公共源极与输入端电连接，公共漏极与输出端电连接，至少两个控制端与至少两个开关晶体管的栅极一一对应电连接。本发明实施例解决了现有多路分配器寄生电容固定导致的功耗较高的问题，能够适应调整寄生电容的大小，降低多路分配电路的功耗。
-
公开(公告)号：CN114038334A
公开(公告)日：2022-02-11
申请号：CN202111455935.5
申请日：2021-12-01
Applicant: 厦门天马微电子有限公司
IPC: G09F9/30
Abstract: 本发明实施例公开了一种拼接显示面板及显示装置，该拼接显示面板包括：多个发光面板；发光面板包括第一区和与第一区相邻的第二区；第一区至少包括显示区；发光面板还包括衬底基板、以及位于衬底基板一侧的多条信号线和多个绑定端子；绑定端子位于第二区；各条信号线从第一区延伸至第二区与各绑定端子一一对应电连接；其中，相邻两个发光面板的绑定端子对应电连接；第一区所在的平面与第二区所在的平面构成的第一夹角为θ，90°
-
公开(公告)号：CN112331142A
公开(公告)日：2021-02-05
申请号：CN202011337496.3
申请日：2020-11-25
Applicant: 厦门天马微电子有限公司
IPC: G09G3/3208 , G09G3/36
Abstract: 本申请实施例提供一种扫描驱动电路、显示面板和显示装置，涉及显示领域，能够改善由于扫描驱动电路中由于晶体管特性漂移而导致的显示异常。扫描驱动电路，包括级联的多个移位寄存器单元，每个移位寄存器单元包括：第一晶体管，第一晶体管的第一端电连接于第一时钟信号端，第一晶体管的第二端电连接于本级移位寄存器单元的输出端，第一晶体管的控制端电连接于第一节点，第一时钟信号端用于提供由高电平VGH和低电平VGL组成的第一时钟信号；第二晶体管，第二晶体管的第一端电连接于第一节点，第二晶体管的第二端电连接于第一电压端，第二晶体管的控制端电连接于本级移位寄存器单元的第一输入端，第一电压端用于提供第一电压VA，VA＜VGH。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.025 seconds)
