-
公开(公告)号：CN119886237A
公开(公告)日：2025-04-25
申请号：CN202411936664.9
申请日：2024-12-26
Applicant: 南京林业大学
IPC: G06N3/063 , G06N3/0464 , G06F15/78
Abstract: 本发明公开了深度学习硬件加速技术领域的一种基于FPGA的卷积神经网络加速架构，包括：处理器系统PS，用于从外部存储设备读取数据并将数据存储于内存中，通过接口模块与可编程逻辑PL进行数据交互；可编程逻辑PL，包括卷积模块、池化模块和上采样模块，所述可编程逻辑PL通过接口模块接收来自处理器系统PS的数据并执行并行计算；接口模块，用于连接处理器系统PS与可编程逻辑PL，通过时延优化机制，并将可编程逻辑PL中不同模块的逻辑端口分别绑定至独立的总线。本发明提出的基于FPGA的卷积神经网络加速架构，能够有效解决数据传输效率低、计算复杂度高以及模块间协同工作不足的问题。
Search Results
1
records
(took 0.01 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
