基于FPGA的嵌入式双核继电保护系统

    公开(公告)号:CN104698941A

    公开(公告)日:2015-06-10

    申请号:CN201510107412.X

    申请日:2015-03-11

    CPC classification number: Y02E60/7838 Y04S40/124 G05B19/0421

    Abstract: 本发明提供了一种基于FPGA的嵌入式双核继电保护系统,包括第一NIOSⅡ软核处理器、第二NIOSⅡ软核处理器、Avalon总线模块和邮箱模块,所述邮箱模块连接在所述第一NIOSⅡ软核处理器和第二NIOSⅡ软核处理器连接并且与所述Avalon总线模块连接,这种基于FPGA的嵌入式双核继电保护系统把整个数字系统集成在一个芯片上,功能密度高、体积小、功耗低、可靠性高,而且同专用ASIC相比,FPGA成本低廉、设计灵活,是未来微机继电保护产品集成电路设计的发展趋势,它包含了数据采集、逻辑处理和很多外设系统,能够满足硬件接口多样化及定制性需求。

    一种馈线终端装置及其应用程序远程升级方法

    公开(公告)号:CN106406815A

    公开(公告)日:2017-02-15

    申请号:CN201610804217.7

    申请日:2016-09-06

    CPC classification number: G06F9/24

    Abstract: 本发明公开了一种馈线终端装置,其包括有中央处理器,所述中央处理器内包括有可擦拭的片内Flash,所述中央处理器的外部连接有外围模块,所述外围模块包括可擦除数据的片外Flash及网口芯片,所述片内Flash包括第一存储区及第二存储区,所述第一存储区用于存储所述终端装置的boot程序,所述第二存储区用于存储当前应用程序;所述片外Flash包括第三存储区及第四存储区,所述第三存储区用于存储历史应用程序,所述第四存储区用于存储最新应用程序;所述网口芯片用于接收所述后台主站发送的最新应用程序。本发明通过设置网口芯片以实现馈线终端装置的应用程序的远程升级,程序的升级,其大大降低了应用程序的升级成本,并有效防止了应用程序升级过程中可能发生的安全事故。

    一种实现并网合闸功能的智能同期模件

    公开(公告)号:CN206532126U

    公开(公告)日:2017-09-29

    申请号:CN201621038662.9

    申请日:2016-09-05

    Abstract: 本实用新型公开一种实现并网合闸功能的智能同期模件,其特征在于:所述智能同期模件以主CPU芯片为核心,外围搭建两路交流电压采集回路、六路跳/合闸继电器控制回路、四路开关量输入状态检测回路、电源回路、通信回路等,并提供一个对内接口和一个对外接口;所述智能同期模件的硬件由四层PCB板制作,电源部分设计时对各个线路进行隔离。本实用新型公开的实现并网合闸功能的智能同期模件,插接在测控装置或PLC装置机箱内部,为专用功能选择性配置。无需修改主控装置内部硬件,只需要预留合适宽度的插槽和接口即可。降低硬件重复设计性,节省成本。

    一种带隔离的串口电路
    10.
    实用新型

    公开(公告)号:CN206363307U

    公开(公告)日:2017-07-28

    申请号:CN201621037687.7

    申请日:2016-09-05

    Abstract: 本实用新型提供一种带隔离的串口电路,其特征在于:包括232芯片U1,隔离芯片U2,DC/DC隔离电源U3,稳压二极管D1,TVS管V1、V2,电阻R1、R2、R3、R4,电容C1、C2、C3、C4、C5、C6、C7、C8、C9、C10、C11、C12,RJ45口J1组成,隔离电源U3将输入的电源VCC_5V,转化为隔离的5V电源VCC_5V_2供给隔离芯片U2和232芯片U1;稳压二极管D1将输出的电压限制在一定的幅度之内,防止隔离电源U3电压输出过高。可有效地防止外部干扰损坏内部电路,可以将干扰滤除在外,保证装置的正常运行。可以在恶劣的环境下稳定运行,具有工作性能稳定,抗干扰能力强等优点。

Patent Agency Ranking