公开(公告)号：CN118073186A

公开(公告)日：2024-05-24

申请号：CN202211473886.2

申请日：2022-11-22

Applicant: 华润微电子(重庆)有限公司

Inventor： 谭键文 ,  肖璇 ,  骆菲 ,  何明江 ,  叶俊 ,  杨治宇 ,  徐建祥 ,  侯钦志 ,  原康

IPC: H01L21/28 ,  H01L29/423

Abstract: 本发明提供一种屏蔽栅功率MOSFET及其制作方法，该方法包括以下步骤：形成硬掩模层于外延层上并图形化，刻蚀外延层得到沟槽；去除硬掩模层，形成场氧层及屏蔽栅多晶硅层于沟槽中；回刻屏蔽栅多晶硅层至第一深度；将沟槽侧壁的场氧层的裸露部分减薄；回刻屏蔽栅多晶硅层至第二深度；对屏蔽栅多晶硅层的顶面进行离子注入；形成牺牲氧化层；去除场氧层的一部分及牺牲氧化层的一部分以显露沟槽位于第三深度以上的侧壁；形成栅氧化层于沟槽的裸露侧壁，并加厚牺牲氧化层；形成控制栅多晶硅层于沟槽中。本发明可在相对更低的成本下实现具有更好动态特性的“上下结构”屏蔽栅功率MOSFET，且工艺难度低、适配性高，可应用于小元胞尺寸器件。

公开(公告)号：CN113130633B

公开(公告)日：2022-11-22

申请号：CN201911400665.0

申请日：2019-12-30

Applicant: 华润微电子(重庆)有限公司

Inventor： 姚鑫 ,  焦伟 ,  骆菲 ,  冉英

IPC: H01L29/423 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明提供一种场效应晶体管结构及制备方法，制备方法包括：提供半导体衬底，生长外延层，形成第一沟槽、第二沟槽，制备屏蔽介质层、屏蔽栅层、屏蔽栅隔离层、栅介质层、栅极层、引出栅第一介质层、第一引出栅层、引出栅隔离层、引出栅第二介质层以及第二栅层，形成体区和源极，制备源极接触孔、引出栅接触孔，制备源极金属引出结构及引出栅电极结构。本发明将栅极引出结构制备在器件区之外的区域，可以制备较宽的第二沟槽，无需增加光罩，可制备较厚的第二引出栅层(如栅极多晶硅)和外延层之间引出栅第二介质层(如氧化层)，满足器件击穿电压需求。

公开(公告)号：CN113130633A

公开(公告)日：2021-07-16

申请号：CN201911400665.0

申请日：2019-12-30

Applicant: 华润微电子(重庆)有限公司

Inventor： 姚鑫 ,  焦伟 ,  骆菲 ,  冉英

IPC: H01L29/423 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明提供一种场效应晶体管结构及制备方法，制备方法包括：提供半导体衬底，生长外延层，形成第一沟槽、第二沟槽，制备屏蔽介质层、屏蔽栅层、屏蔽栅隔离层、栅介质层、栅极层、引出栅第一介质层、第一引出栅层、引出栅隔离层、引出栅第二介质层以及第二栅层，形成体区和源极，制备源极接触孔、引出栅接触孔，制备源极金属引出结构及引出栅电极结构。本发明将栅极引出结构制备在器件区之外的区域，可以制备较宽的第二沟槽，无需增加光罩，可制备较厚的第二引出栅层(如栅极多晶硅)和外延层之间引出栅第二介质层(如氧化层)，满足器件击穿电压需求。

公开(公告)号：CN108389800A

公开(公告)日：2018-08-10

申请号：CN201810094738.7

申请日：2018-01-31

Applicant: 华润微电子(重庆)有限公司

Inventor： 余强 ,  焦伟 ,  姚鑫 ,  桑雨果 ,  骆菲

IPC: H01L21/336 ,  H01L21/28

Abstract: 本发明提供一种屏蔽栅沟槽场效应晶体管的制造方法，在制造屏蔽栅沟槽场效应晶体管的隔离氧化层时采用高密度等离子体（HDP），并在淀积该层之前进行湿法刻蚀处理，利用高密度等离子体（HDP）层的淀积特点，使其填充具备特有形貌：沟槽内中间平坦，沟槽两侧呈尖峰，而后抛弃传统的刻蚀前的平坦化处理，例如化学机械抛光（CMP）进行截止，而是直接湿法刻蚀处理，同时得到顶部隔离层的去除和沟槽内隔离氧化层的目标深度，达到与常规工艺基本相同的工艺目标效果，大大降低了工艺成本及工艺时间，在半导体器件设计及制造领域具有广泛的应用前景。

公开(公告)号：CN117199118A

公开(公告)日：2023-12-08

申请号：CN202210631852.5

申请日：2022-06-01

Applicant: 华润微电子(重庆)有限公司

Inventor： 骆菲 ,  唐玉玲 ,  何明江 ,  谭健文

IPC: H01L29/417 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种屏蔽栅沟槽MOSFET及其制备方法，该屏蔽栅沟槽MOSFET包括衬底、外延层、遮蔽介质层、层间介质层、源极引出接触孔及源极导电层，其中，外延层位于衬底上表面，包括元胞沟槽结构、终端引出结构、源极引出结构、体区及源极区，源极引出结构包括源极引出导电层，遮蔽介质层及层间介质层依次堆叠于外延层的上方，源极引出接触孔贯穿层间介质层及遮蔽介质层并延伸至源极引出导电层中，源极导电层填充进源极引出接触孔。本发明通过于层间介质层与外延层之间形成一层与第三介电层之间具有高的选择刻蚀比的遮蔽介质层，利用遮蔽介质层遮蔽第三介电层，避免损伤第三介电层，并对层间介质层进行平坦化，避免接触孔曝光时的偏移。

公开(公告)号：CN108389858A

公开(公告)日：2018-08-10

申请号：CN201810111379.1

申请日：2018-02-05

Applicant: 华润微电子(重庆)有限公司

Inventor： 焦伟 ,  余强 ,  姚鑫 ,  桑雨果 ,  骆菲

IPC: H01L27/02 ,  H01L29/78 ,  H01L29/423 ,  H01L21/8249

Abstract: 本发明提供一种集成ESD保护二极管的屏蔽栅沟槽MOSFET器件及其制造方法，该器件包括：半导体衬底；位于半导体衬底上的外延层；形成于外延层中并依次排布的第一沟槽、第二沟槽及第三沟槽；填充于第二沟槽内以及第一沟槽和第三沟槽下部的屏蔽电极；包裹屏蔽电极的绝缘隔离层；填充于第一沟槽上部的栅电极及栅介质层；设于第三沟槽上部的ESD保护二极管；位于外延层上部的体区；位于体区之上的源区；设于半导体衬底下方的漏区；其中，源极端金属与源区、体区、屏蔽电极以及ESD保护二极管的一端电性连接；栅极端金属与栅电极以及ESD保护二极管的另一端连接。本发明结构紧凑，性能优越，实现方法简单，可降低ESD保护二极管的漏电流，提升MOSFET栅极的抗ESD冲击能力。