-
公开(公告)号：CN110677216A
公开(公告)日：2020-01-10
申请号：CN201910933009.0
申请日：2019-09-29
Applicant: 华南理工大学
Abstract: 本发明公开了面向电子对抗的数字射频前端及射频信号频率检测方法。所述数字射频前端包括：射频接收前端模块，射频频率检测模块，数字接收机模块，数字发射机模块，射频发射前端模块。射频接收前端模块接收空间信号进行初步滤波和放大处理并将其发送至射频频率检测模块判断是否有雷达信号并得到特定载波频率的数字射频信号，将其发送至数字接收机模块得到低频基带信号并传给数字发射机模块生成同样频率的干扰基带信号并转换成模拟射频信号送到射频发射前端模块将其降噪和放大后发射出去。本发明能接收宽带宽的多种频率的雷达信号并精确产生干扰射频信号实现电子对抗效果，克服传统高频信号频率检测设备频率低、带宽窄的缺点，满足现代电子对抗平台的需求。
-
公开(公告)号：CN109921763A
公开(公告)日：2019-06-21
申请号：CN201910141843.6
申请日：2019-02-26
Applicant: 华南理工大学
IPC: H03H17/00
Abstract: 本发明公开了一种用于减少乘法器的FIR滤波器及其输出计算方法，所述FIR滤波器包括依次连接的直流计算单元，L个不同频率的点频计算单元以及补充计算单元，所述直流计算单元用于对滤波器系数为直流的滤波器部分输出结果S10(n)进行迭代运算；点频计算单元，包括从频率1到频率L共L个点频迭代计算单元，所述频率1到频率L均为对滤波器系数在频域截断后得到频率，用于对滤波器系数为不同点频的滤波器部分输出S1k(n)进行迭代运算；补充计算单元，用于计算不参与迭代运算的滤波器系数第一项与当前输入信号的乘积。本发明可以大大的减少滤波器实现时的乘法器个数，从而减少用FPGA或DSP实现FIR滤波器的资源消耗。
-
公开(公告)号：CN110677216B
公开(公告)日：2022-01-18
申请号：CN201910933009.0
申请日：2019-09-29
Applicant: 华南理工大学
Abstract: 本发明公开了面向电子对抗的数字射频前端及射频信号频率检测方法。所述数字射频前端包括：射频接收前端模块，射频频率检测模块，数字接收机模块，数字发射机模块，射频发射前端模块。射频接收前端模块接收空间信号进行初步滤波和放大处理并将其发送至射频频率检测模块判断是否有雷达信号并得到特定载波频率的数字射频信号，将其发送至数字接收机模块得到低频基带信号并传给数字发射机模块生成同样频率的干扰基带信号并转换成模拟射频信号送到射频发射前端模块将其降噪和放大后发射出去。本发明能接收宽带宽的多种频率的雷达信号并精确产生干扰射频信号实现电子对抗效果，克服传统高频信号频率检测设备频率低、带宽窄的缺点，满足现代电子对抗平台的需求。
-
公开(公告)号：CN109921763B
公开(公告)日：2021-10-22
申请号：CN201910141843.6
申请日：2019-02-26
Applicant: 华南理工大学
IPC: H03H17/00
Abstract: 本发明公开了一种用于减少乘法器的FIR滤波器及其输出计算方法，所述FIR滤波器包括依次连接的直流计算单元，L个不同频率的点频计算单元以及补充计算单元，所述直流计算单元用于对滤波器系数为直流的滤波器部分输出结果S10(n)进行迭代运算；点频计算单元，包括从频率1到频率L共L个点频迭代计算单元，所述频率1到频率L均为对滤波器系数在频域截断后得到频率，用于对滤波器系数为不同点频的滤波器部分输出S1k(n)进行迭代运算；补充计算单元，用于计算不参与迭代运算的滤波器系数第一项与当前输入信号的乘积。本发明可以大大的减少滤波器实现时的乘法器个数，从而减少用FPGA或DSP实现FIR滤波器的资源消耗。
-
-
-
Search Results
4
records
(took 0.014 seconds)
