-
公开(公告)号：CN101800698B
公开(公告)日：2012-02-01
申请号：CN201010104551.4
申请日：2010-01-29
Applicant: 华南理工大学
Abstract: 本发明提供一种基于网络处理器的流量限制系统及其方法，系统包括网络处理器和上位机；所述网络处理器连接有DRAM存储器和SRAM存储器；所述网络处理器设置有：MSF交换结构、流量嗅探微模块、流量过滤微模块、学习机和Xscale管理界面。本发明充分利用了网络处理器的高速性能，并且通过学习机的自学习功能制定相应的限流策略，根据存储在DRAM存储器中的网络数据包的状态以及SRAM存储器中的策略表来实行不同的限流策略，既可以保证正常的网络流量畅通，又可以快速有效地限制不可信任用户和黑名单用户的数据流，达到保护系统的目的。
-
公开(公告)号：CN101478390B
公开(公告)日：2011-11-02
申请号：CN200910036676.5
申请日：2009-01-15
Applicant: 华南理工大学
Abstract: 本发明为基于网络处理器的第二代密钥交换方法，其实现系统包括网络处理器、至少一个SRAM存储单元以及至少一个DRAM存储单元，其特征在于：所述网络处理器包括通过网络处理器总线相互连接的微引擎、内核、至少一个SRAM存储控制单元、至少一个DRAM存储控制单元、一个哈希单元以及一个MSF模块。本发明利用多线程轮询机制，利用专有的加解密认证内核，大量缩短数据读、写周期以及加解密认证周期，能够与高速路由、防火墙等其他模块高度集成，实现与网络对等体间的新一代密钥交换。
-
公开(公告)号：CN101262405B
公开(公告)日：2012-10-31
申请号：CN200810027350.1
申请日：2008-04-11
Applicant: 华南理工大学
Abstract: 本发明提供基于网络处理器的高速安全虚拟专用网系统，包括微引擎簇、内核、至少一个SRAM及其存储控制器、至少一个DRAM及其存储控制器、MSF、哈希单元；2个微引擎簇依次连接，且各个微引擎簇分别由8个微引擎依次连接组成；2个微引擎簇、内核、MSF、哈希单元分别与PCI总线连接；各个SRAM、DRAM相应通过其存储控制器分别与PCI总线连接，PCI总线与上位机管理系统模块连接。本发明采用网络处理器IXP2850实现VNP功能，充分运用微引擎-内核构成的快-慢数据系统，利用专用加解密内核，有效缩短有效载荷加解密以及验证的周期，与路由、防火墙等高度集成，有效缓冲安全要求与数据处理速度的矛盾。
-
Patent Agency Ranking
公开(公告)号：CN101286851B
公开(公告)日：2011-12-07
申请号：CN200810027047.1
申请日：2008-03-27
Applicant: 华南理工大学
Abstract: 本发明公开了一种基于网络处理器的GTP状态检测防火墙及其检测方法，系统包括微引擎簇、Xsacale核心处理器、静态随机存储器(SRAM)和SRAM控制器、动态随机存储器(DRAM)和DRAM控制器。根据隧道建立，使用和删除过程中TEID的不同，在不同的存储区域建立了不同数据结构，合理的利用了存储空间；同时针对SRAM和DRAM的特点，对CTL TEID TABLE和DATATEID TABLE采用了不同的查找算法，减少状态检测对上下行数据的影响，既解决了网络处理器快速存储器容量有限的问题，又减少了查找次数，提高了GTP防火墙状态检测的处理速度。
-
公开(公告)号：CN101478390A
公开(公告)日：2009-07-08
申请号：CN200910036676.5
申请日：2009-01-15
Applicant: 华南理工大学
Abstract: 本发明为基于网络处理器的第二代密钥交换系统及方法，系统包括网络处理器、至少一个SRAM存储单元以及至少一个DRAM存储单元，其特征在于：所述网络处理器包括通过网络处理器总线相互连接的微引擎、内核、至少一个SRAM存储控制单元、至少一个DRAM存储控制单元、一个哈希单元以及一个MSF模块。本发明利用多线程轮询机制，利用专有的加解密认证内核，大量缩短数据读、写周期以及加解密认证周期，能够与高速路由、防火墙等其他模块高度集成，实现与网络对等体间的新一代密钥交换。
-
公开(公告)号：CN101286851A
公开(公告)日：2008-10-15
申请号：CN200810027047.1
申请日：2008-03-27
Applicant: 华南理工大学
Abstract: 本发明公开了一种基于网络处理器的GTP状态检测防火墙及其检测方法，系统包括微引擎簇、Xsacale核心处理器、静态随机存储器(SRAM)和SRAM控制器、动态随机存储器(DRAM)和DRAM控制器。根据隧道建立，使用和删除过程中TEID的不同，在不同的存储区域建立了不同数据结构，合理的利用了存储空间；同时针对SRAM和DRAM的特点，对CTL TEID TABLE和DATATEID TABLE采用了不同的查找算法，减少状态检测对上下行数据的影响，既解决了网络处理器快速存储器容量有限的问题，又减少了查找次数，提高了GTP防火墙状态检测的处理速度。
-
公开(公告)号：CN101800698A
公开(公告)日：2010-08-11
申请号：CN201010104551.4
申请日：2010-01-29
Applicant: 华南理工大学
Abstract: 本发明提供一种基于网络处理器的流量限制系统及其方法，系统包括网络处理器和上位机；所述网络处理器连接有DRAM存储器和SRAM存储器；所述网络处理器设置有：MSF交换结构、流量嗅探微模块、流量过滤微模块、学习机和Xscale管理界面。本发明充分利用了网络处理器的高速性能，并且通过学习机的自学习功能制定相应的限流策略，根据存储在DRAM存储器中的网络数据包的状态以及SRAM存储器中的策略表来实行不同的限流策略，既可以保证正常的网络流量畅通，又可以快速有效地限制不可信任用户和黑名单用户的数据流，达到保护系统的目的。
-
公开(公告)号：CN101262405A
公开(公告)日：2008-09-10
申请号：CN200810027350.1
申请日：2008-04-11
Applicant: 华南理工大学
Abstract: 本发明提供基于网络处理器的高速安全虚拟专用网通道，包括微引擎簇、内核模块、至少一个SRAM及其存储控制器、至少一个DRAM及其存储控制器、MSF模块、哈希单元；2个微引擎簇依次连接，且各个微引擎簇分别由8个微引擎依次连接组成；2个微引擎簇、内核、MSF、哈希单元分别与PCI总线连接；各个SRAM、DRAM相应通过其存储控制器分别与PCI总线连接，PCI总线与上位机管理系统模块连接。本发明采用网络处理器IXP2850实现VNP功能，充分运用微引擎—内核构成的快—慢数据通道，利用专用加解密内核，有效缩短有效载荷加解密以及验证的周期，与路由、防火墙等高度集成，有效缓冲安全要求与数据处理速度的矛盾。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.025 seconds)
