公开(公告)号：CN119291429A

公开(公告)日：2025-01-10

申请号：CN202411397237.8

申请日：2024-10-09

Applicant: 华北电力大学

Inventor： 齐磊 ,  沈弘 ,  夏宇翔 ,  邵佳逸 ,  东野忠昊 ,  张翔宇

IPC: G01R31/26

Abstract: 一种面向半导体器件受VFTO侵扰的等效实验装置及方法，包括充电回路、实验回路和放电回路。其中，实验回路设有待实验半导体器件，待实验半导体器件处安装有电信号检测装置，且并联有换流阀子模块模拟模块和实验放电模块。换流阀子模块模拟模块的容性器件分别与充电回路和放电回路并联；实验放电模块充电回路和放电回路并联。本发明通过实验拓扑，搭建有效的实验装置，通过对应的实验方法可以在半导体器件的两端产生等效VFTO波形的电压波形，便于研究不同半导体器件在VFTO工况下的器件特性，解决了工程应用对实验的需求，整体结构简单、成本低，且便于搭建。

公开(公告)号：CN117096829A

公开(公告)日：2023-11-21

申请号：CN202310844121.3

申请日：2023-07-11

Applicant: 华北电力大学

Inventor： 张翔宇 ,  齐磊 ,  沈弘 ,  夏宇翔

IPC: H02H7/10 ,  H02H9/04 ,  H02H1/00

Abstract: 本发明公开一种新型缓冲电路、控制方法及高压电力电子器件，安装在MMC子模块晶闸管并联侧，包括间隙、电容C、电阻R，三者串联构成缓冲电路。本发明中的间隙设计，可使子模块正常运行时缓冲支路不投入，避免产生额外振荡；电容取值范围的设计，可将任意阻尼振荡频率能够在子模块端口产生的最大干扰电压衰减3个数量级以上，以满足FTO抑制的需求且不产生额外振荡。

公开(公告)号：CN221380774U

公开(公告)日：2024-07-19

申请号：CN202321808009.6

申请日：2023-07-11

Applicant: 华北电力大学

Inventor： 张翔宇 ,  齐磊 ,  沈弘 ,  夏宇翔

IPC: H02M1/34 ,  H02M7/00

Abstract: 本实用新型公开一种新型缓冲电路及高压电力电子器件，安装在MMC子模块晶闸管并联侧，包括间隙、电容C、电阻R，三者串联构成缓冲电路。本实用新型中的间隙设计，可使子模块正常运行时缓冲支路不投入，避免产生额外振荡；电容取值范围的设计，可将任意阻尼振荡频率能够在子模块端口产生的最大干扰电压衰减3个数量级以上，以满足FTO抑制的需求且不产生额外振荡。