公开(公告)号：CN103489567B

公开(公告)日：2017-06-06

申请号：CN201310419772.4

申请日：2013-09-13

Applicant: 华为技术有限公司

Inventor： 法文博 ,  闫海涵 ,  尼仁波

IPC: H01F17/04 ,  H01F27/30 ,  H01F27/36 ,  H01F27/29

Abstract: 本发明公开了一种共模电感，其包括磁芯、磁屏蔽层及绕组，所述磁芯包括顶盖、底座及两个并排的绕线柱，所述顶盖及底座相对设置，所述两个绕线柱直立设置于所述顶盖及底座之间，各所述绕线柱的两端分别固定于所述顶盖及底座，所述绕组缠绕于所述两个绕线柱上，所述磁屏蔽层包裹所述绕线柱及所述绕组，用于磁场屏蔽。本发明的所述共模电感通过两个并排的绕线柱减小在板面积，通过相对设置的顶盖及底座，实现器件的扁平化，便于SMT组装，降低生产失效率。

公开(公告)号：CN103489567A

公开(公告)日：2014-01-01

申请号：CN201310419772.4

申请日：2013-09-13

Applicant: 华为技术有限公司

Inventor： 法文博 ,  闫海涵 ,  尼仁波

IPC: H01F17/04 ,  H01F27/30 ,  H01F27/36 ,  H01F27/29

Abstract: 本发明公开了一种共模电感，其包括磁芯、磁屏蔽层及绕组，所述磁芯包括顶盖、底座及两个并排的绕线柱，所述顶盖及底座相对设置，所述两个绕线柱直立设置于所述顶盖及底座之间，各所述绕线柱的两端分别固定于所述顶盖及底座，所述绕组缠绕于所述两个绕线柱上，所述磁屏蔽层包裹所述绕线柱及所述绕组，用于磁场屏蔽。本发明的所述共模电感通过两个并排的绕线柱减小在板面积，通过相对设置的顶盖及底座，实现器件的扁平化，便于SMT组装，降低生产失效率。