公开(公告)号：CN119521766A

公开(公告)日：2025-02-25

申请号：CN202311055916.2

申请日：2023-08-21

Applicant: 华为技术有限公司

Inventor： 刘明山 ,  刘哲 ,  丁泊宁 ,  樊宗荐 ,  董耀旗 ,  许俊豪

IPC: H10D84/85 ,  H10D30/60 ,  H10D30/01 ,  H10D84/03

Abstract: 本申请实施例公开一种晶体管及其制备方法、集成电路、电子设备，涉及半导体技术领域。该晶体管包括：第一极、第一栅极、第一栅介质层、沟道层、第二栅介质层、第二栅极和第二极。第一栅极位于第一极上。沟道层位于第一栅介质层远离第一栅极的一侧。第二栅介质层位于沟道层远离第一栅极的一侧。第二栅极位于第二栅介质层远离第一栅极的一侧。第二极至少部分位于第二栅极远离第一极的一侧，且与沟道层相接触。晶体管响应于第一栅极和第二栅极中的一者上的栅信号，调整其阈值电压；并响应于第一栅极和第二栅极中的另一者上的栅信号，产生驱动电流。该晶体管的阈值电压在较大范围内连续可调，能够同时满足电路设计中对于高性能与低能耗的平衡性需求。

公开(公告)号：CN119725306A

公开(公告)日：2025-03-28

申请号：CN202311288754.7

申请日：2023-09-26

Applicant: 华为技术有限公司

Inventor： 刘明山 ,  樊宗荐 ,  刘哲 ,  董耀旗 ,  许俊豪

IPC: H01L23/528 ,  H01L21/768

Abstract: 本申请实施例公开一种半导体结构及其制备方法、集成电路、电子设备，涉及半导体技术领域。该半导体结构包括：衬底、信号线和晶体管。衬底具有第一表面。信号线位于第一表面上。该信号线包括沿垂直且远离第一表面的方向依次层叠的走线层和第一欧姆接触层。晶体管位于第一欧姆接触层上。该晶体管包括半导体层，且半导体层包括沿垂直且远离第一表面的方向依次层叠的第一极、沟道部和第二极。信号线为独立于衬底的结构，且信号线位于晶体管下方，这样可以降低半导体结构的工艺难度，避免信号线占据额外的面积，提高半导体结构的面积利用率；还可以降低信号线的电阻，提高集成电路的电学性能。

公开(公告)号：CN119603997A

公开(公告)日：2025-03-11

申请号：CN202311147349.3

申请日：2023-09-06

Applicant: 华为技术有限公司

Inventor： 刘明山 ,  樊宗荐 ,  刘哲 ,  苏欣 ,  董耀旗 ,  许俊豪

IPC: H10D30/63 ,  H10D30/01 ,  H10D64/01 ,  H10D64/27 ,  H10D62/17 ,  H10B80/00

Abstract: 本申请提供了一种半导体器件及其制备方法、芯片和电子设备，能够大幅度减小半导体器件的漏电电流，从而降低半导体器件的功耗，进而降低逻辑芯片的总功耗，还可以尽可能避免存储芯片的存储数据丢失，提高逻辑芯片和存储芯片的可靠性。半导体器件可以包括衬底、第一隔离层、第一金属层、第二隔离层和沟道层。衬底、第一隔离层、第一金属层和第二隔离层可以沿第一方向层叠设置。半导体器件还可以包括第一凹槽。第一凹槽可以贯穿第二隔离层、第一金属层和第一隔离层，可以看出，第一凹槽沿第一方向设置，即第一凹槽的深度方向与第一方向一致。第一凹槽的第一截面可以为T字形或工字形。其中，第一截面可以用于指示第一凹槽在第一方向上的截面。沟道层可以设置于第一凹槽的侧壁和底部。

公开(公告)号：CN119521765A

公开(公告)日：2025-02-25

申请号：CN202311021906.7

申请日：2023-08-11

Applicant: 华为技术有限公司

Inventor： 刘明山 ,  樊宗荐 ,  刘哲 ,  董耀旗 ,  许俊豪

IPC: H10D84/85 ,  H10D84/03

Abstract: 本申请实施例公开一种半导体结构及其制备方法、电子设备，涉及半导体技术领域。该半导体结构包括：衬底、介电墙和晶体管组。介电墙和晶体管组均位于衬底上。晶体管组包括两个晶体管，该两个晶体管分别设置在介电墙的相对两侧。其中，各晶体管包括：沟道、第一极、第二极、栅介质层和栅极。沟道贴合于介电墙上。第一极位于衬底和沟道之间。第二极位于沟道上。栅介质层至少位于沟道远离介电墙的一侧。栅极位于栅介质层远离沟道的一侧。上述沟道为垂直沟道，其厚度及宽度可以自由调节，可以改善半导体结构中晶体管自身的结构对其器件性能的限制，满足不同电路、芯片对晶体管器件性能的需求。介电墙有利于晶体管集成密度的进一步提高。

公开(公告)号：CN116864541A

公开(公告)日：2023-10-10

申请号：CN202210313499.6

申请日：2022-03-28

Applicant: 华为技术有限公司

Inventor： 王嘉乐 ,  樊宗荐 ,  张强 ,  侯朝昭 ,  董耀旗 ,  许俊豪

IPC: H01L29/872 ,  H01L27/06 ,  H01L21/329

Abstract: 本申请涉及半导体技术领域，具体涉及一种肖特基二极管及功率电路。肖特基二极管包括：第一层；与第一层接触的第二层，第一层为半导体层和金属层中的一个，第二层为半导体层和金属层中的另一个，第一层和第二层之间存在肖特基势垒；耦合至第一层的载流子提供层，用于升高第一层中第一载流子的数量在第一层中载流子的总数量中的占比；其中，第一载流子的能量低于肖特基势垒在二极管处于关断状态时的高度；当肖特基二极管从关断状态进入导通状态时，肖特基势垒的高度降低，使得第一载流子越过肖特基势垒，进入第二层；或者，肖特基势垒的宽度减少，使得第一载流子隧穿过肖特基势垒，进入第二层。该肖特基二极管可以实现关态到开态的快速切换。