公开(公告)号：CN117558320B

公开(公告)日：2024-03-26

申请号：CN202410031136.2

申请日：2024-01-09

Applicant: 华中科技大学

Inventor： 姜宁烨 ,  章郁桐 ,  江明轩 ,  曾志刚

IPC: G11C13/00

Abstract: 本发明公开了一种基于忆阻交叉阵列的读写电路，属于模拟数字电路技术领域，所述读写中时序发生电路生成计算信号、m个读取信号和m个写入信号。n个忆阻读写电路中的第i个忆阻读写电路在m个读取/写入信号的驱动下生成一个行控制信号和m个列控制信号；n×m维的忆阻交叉阵列中第i行上的m个忆阻器一一对应接收第i个忆阻读写电路输出的m个列控制信号，第i行上的m个忆阻器共同接入第i个输入电压信号；利用时序发生电路生成计算信号、多个读取/写入信号控制忆阻读写电路以使其对所有忆阻器的连续读取和写入，还不会影响到忆阻交叉阵列的矩阵计算操作，由此解决现有忆阻读写电路成本高、集成难和误差大的技术问题。

公开(公告)号：CN117558320A

公开(公告)日：2024-02-13

申请号：CN202410031136.2

申请日：2024-01-09

Applicant: 华中科技大学

Inventor： 姜宁烨 ,  章郁桐 ,  江明轩 ,  曾志刚

IPC: G11C13/00

Abstract: 本发明公开了一种基于忆阻交叉阵列的读写电路，属于模拟数字电路技术领域，所述读写中时序发生电路生成计算信号、m个读取信号和m个写入信号。n个忆阻读写电路中的第i个忆阻读写电路在m个读取/写入信号的驱动下生成一个行控制信号和m个列控制信号；n×m维的忆阻交叉阵列中第i行上的m个忆阻器一一对应接收第i个忆阻读写电路输出的m个列控制信号，第i行上的m个忆阻器共同接入第i个输入电压信号；利用时序发生电路生成计算信号、多个读取/写入信号控制忆阻读写电路以使其对所有忆阻器的连续读取和写入，还不会影响到忆阻交叉阵列的矩阵计算操作，由此解决现有忆阻读写电路成本高、集成难和误差大的技术问题。