公开(公告)号：CN119227627A

公开(公告)日：2024-12-31

申请号：CN202411294235.6

申请日：2024-09-14

Applicant: 华中科技大学

Inventor： 陈宇 ,  商毅 ,  祝之森 ,  陈汉文 ,  康勇

IPC: G06F30/392 ,  G06N3/042 ,  G06N3/0464 ,  G06N3/0499 ,  G06N3/048 ,  G06N3/092

Abstract: 本发明公开了一种基于强化学习层次式电力电子电路布局方法，属于集成电路领域，该方法主要分为元件序列生成、布局优化和布线优化三个层次。首先对电力电子电路的功率流向分析，合理安排元件布局顺序，从而从顶层实现基础性的优化；然后在元件序列的基础上，使用卷积神经网络提取布局特征、使用图卷积神经网络提取电路连接关系的图特征，并且将电力电子电路的特有设计规则嵌入到强化学习的奖励系统中，采用深度Q网络(Deep Q Network，DQN)实现元器件的布局；通过强化学习，智能体无需人为干预即可在试错中总结经验，最终生成奖励最大化的布局结果。