-
公开(公告)号:CN110990767B
公开(公告)日:2021-08-31
申请号:CN201911211620.9
申请日:2019-11-29
Applicant: 华中科技大学
IPC: G06F17/14
Abstract: 本发明公开了一种应用于格密码体制的可重构数论变换单元和方法,属于信息安全算法的电路实现领域。本发明包括输入输出控制器、蝶形运算单元、地址运算器、状态控制器、动态重构控制器;输入输出控制器用于控制对外部储存器的数据读写操作,蝶形运算单元用于对输入的数据实现模乘运算和蝶形运算,地址运算器用于实现对数据地址的运算,并为蝶形运算单元提供旋转因子和逆元,动态重构控制器用于控制参数的选择、运算长度的控制以及模的选择,状态控制器用于控制整个可重构数论变换单元的工作流程。本发明通过动态可重构设计,能设置不同参数及对数论变换单元内相关随机存储器中存储的数据进行更新,以实现多种模、多种数据个数下的数论变换。
-
公开(公告)号:CN110968544B
公开(公告)日:2021-10-08
申请号:CN201911154402.6
申请日:2019-11-22
Applicant: 华中科技大学 , 浙江驰拓科技有限公司
IPC: G06F15/78
Abstract: 本发明公开了一种基于嵌入式自旋转移力矩磁随机存储器的SoC存储系统,包括:存储器控制模块、eSTT‑MRAM;所述存储器控制模块用于分别采用三组存储器控制信号对eSTT‑MRAM进行取指、读写和程序下载操作,完成对eSTT‑MRAM的时分复用;所述eSTT‑MRAM用于使电流极化形成自旋电流,并通过自旋电流中的自旋电子将自旋矩传递给自由层的磁矩,使其依据自旋电流的方向而发生转动,实现写入信息“0”或“1”,存储速度快。通过将eSTT‑MRAM划分为更多的功能区,将不同类型的传统存储器在SoC中执行的功能集中在一片eSTT‑MRAM上,实现功能更复杂的单一存储系统,大大提高了系统的存储速度,减小了存储系统的面积。
-
公开(公告)号:CN111865560A
公开(公告)日:2020-10-30
申请号:CN202010584439.9
申请日:2020-06-23
Applicant: 华中科技大学 , 浙江驰拓科技有限公司
IPC: H04L9/06
Abstract: 本发明属于信息安全技术领域,具体涉及一种AES密码协处理器及终端设备,包括:运算控制模块、密钥扩展运算模块、数据存储管理模块以及STTMRAM存储模块;运算控制模块采用加解密数据通路复用结构,加密和解密数据通路复用原始密钥加单元、字节替换单元、行移位单元和输出寄存器单元;密钥扩展运算模块用于按照AES算法规定执行密钥扩展及配置操作,其中g变换计算结构采用加法器复用结构,且h变换复用g变换中的字节替换单元组;数据存储管理模块用于控制存储AES算法加解密过程中的临时数据和最终结果到STTMRAM存储器的不同分区中。本发明采用分时复用、STTMRAM存储器等低资源开销加密硬件架构,实现了低功耗地AES密码协处理,降低了计算资源、极大提升了计算效率。
-
公开(公告)号:CN110990767A
公开(公告)日:2020-04-10
申请号:CN201911211620.9
申请日:2019-11-29
Applicant: 华中科技大学
IPC: G06F17/14
Abstract: 本发明公开了一种应用于格密码体制的可重构数论变换单元和方法,属于信息安全算法的电路实现领域。本发明包括输入输出控制器、蝶形运算单元、地址运算器、状态控制器、动态重构控制器;输入输出控制器用于控制对外部储存器的数据读写操作,蝶形运算单元用于对输入的数据实现模乘运算和蝶形运算,地址运算器用于实现对数据地址的运算,并为蝶形运算单元提供旋转因子和逆元,动态重构控制器用于控制参数的选择、运算长度的控制以及模的选择,状态控制器用于控制整个可重构数论变换单元的工作流程。本发明通过动态可重构设计,能设置不同参数及对数论变换单元内相关随机存储器中存储的数据进行更新,以实现多种模、多种数据个数下的数论变换。
-
公开(公告)号:CN111079934A
公开(公告)日:2020-04-28
申请号:CN201911132437.X
申请日:2019-11-18
Applicant: 华中科技大学
Abstract: 本发明公开了一种应用于环域上误差学习加密算法的数论变换单元和方法,属于信息安全算法的电路实现领域。该数论变换单元包括:输入输出控制器、蝶形运算单元、地址生成器、有限状态机;所述输入输出控制器控制与外部存储器的读写设计与数据输出;所述蝶形运算单元实现基本的数论变换蝶形运算;所述地址生成器生成数据地址及对应的旋转因子;所述有限状态机控制整个蝶形运算单元的工作流程。本发明采用基于分布式存储的快速模乘电路,减少蝶形运算中求模运算所带来的大量时间;在较少的电路资源消耗下,能够快速完成数论变换,极大地提高电路的运行效率,达到了环域上误差学习加密算法高速加密与解密的目的。
-
公开(公告)号:CN110968544A
公开(公告)日:2020-04-07
申请号:CN201911154402.6
申请日:2019-11-22
Applicant: 华中科技大学 , 浙江驰拓科技有限公司
IPC: G06F15/78
Abstract: 本发明公开了一种基于嵌入式自旋转移力矩磁随机存储器的SoC存储系统,包括:存储器控制模块、eSTT-MRAM;所述存储器控制模块用于分别采用三组存储器控制信号对eSTT-MRAM进行取指、读写和程序下载操作,完成对eSTT-MRAM的时分复用;所述eSTT-MRAM用于使电流极化形成自旋电流,并通过自旋电流中的自旋电子将自旋矩传递给自由层的磁矩,使其依据自旋电流的方向而发生转动,实现写入信息“0”或“1”,存储速度快。通过将eSTT-MRAM划分为更多的功能区,将不同类型的传统存储器在SoC中执行的功能集中在一片eSTT-MRAM上,实现功能更复杂的单一存储系统,大大提高了系统的存储速度,减小了存储系统的面积。
-
公开(公告)号:CN110704109A
公开(公告)日:2020-01-17
申请号:CN201910940603.2
申请日:2019-09-30
Applicant: 华中科技大学 , 浙江驰拓科技有限公司
Abstract: 本发明公开了一种椭圆曲线密码协处理器,包括数据输入模块AHB Interface、运算控制模块PMC、数据存储模块Reg_Array和有限域运算模块FFAU;数据输入模块AHB Interface作为与主处理器通信的接口,用于输入椭圆曲线点乘运算所需的系统参数;运算控制模块PMC用于根据随机数最高位的逻辑电平控制选择椭圆曲线点乘公式;数据存储模块Reg_Array用于存储椭圆曲线点乘运算参数、椭圆曲线点乘运算的临时变量和椭圆曲线点乘运算结果;有限域运算模块FFAU用于根据运算控制模块PMC的运算指令和数据存储模块Reg_Array的操作数进行有限域模运算,并将结果返回Reg_Array。本方法简化了控制逻辑和椭圆曲线点乘运算时寄存器数据更新频率,实现了低功耗的椭圆曲线密码协处理,降低了计算资源并在现有基础上提升了计算效率。
-
公开(公告)号:CN111079934B
公开(公告)日:2022-09-27
申请号:CN201911132437.X
申请日:2019-11-18
Applicant: 华中科技大学
Abstract: 本发明公开了一种应用于环域上误差学习加密算法的数论变换单元和方法,属于信息安全算法的电路实现领域。该数论变换单元包括:输入输出控制器、蝶形运算单元、地址生成器、有限状态机;所述输入输出控制器控制与外部存储器的读写设计与数据输出;所述蝶形运算单元实现基本的数论变换蝶形运算;所述地址生成器生成数据地址及对应的旋转因子;所述有限状态机控制整个蝶形运算单元的工作流程。本发明采用基于分布式存储的快速模乘电路,减少蝶形运算中求模运算所带来的大量时间;在较少的电路资源消耗下,能够快速完成数论变换,极大地提高电路的运行效率,达到了环域上误差学习加密算法高速加密与解密的目的。
-
公开(公告)号:CN110704109B
公开(公告)日:2021-10-08
申请号:CN201910940603.2
申请日:2019-09-30
Applicant: 华中科技大学 , 浙江驰拓科技有限公司
Abstract: 本发明公开了一种椭圆曲线密码协处理器,包括数据输入模块AHB Interface、运算控制模块PMC、数据存储模块Reg_Array和有限域运算模块FFAU;数据输入模块AHB Interface作为与主处理器通信的接口,用于输入椭圆曲线点乘运算所需的系统参数;运算控制模块PMC用于根据随机数最高位的逻辑电平控制选择椭圆曲线点乘公式;数据存储模块Reg_Array用于存储椭圆曲线点乘运算参数、椭圆曲线点乘运算的临时变量和椭圆曲线点乘运算结果;有限域运算模块FFAU用于根据运算控制模块PMC的运算指令和数据存储模块Reg_Array的操作数进行有限域模运算,并将结果返回Reg_Array。本方法简化了控制逻辑和椭圆曲线点乘运算时寄存器数据更新频率,实现了低功耗的椭圆曲线密码协处理,降低了计算资源并在现有基础上提升了计算效率。
-
公开(公告)号:CN111865560B
公开(公告)日:2021-07-27
申请号:CN202010584439.9
申请日:2020-06-23
Applicant: 华中科技大学 , 浙江驰拓科技有限公司
IPC: H04L9/06
Abstract: 本发明属于信息安全技术领域,具体涉及一种AES密码协处理器及终端设备,包括:运算控制模块、密钥扩展运算模块、数据存储管理模块以及STTMRAM存储模块;运算控制模块采用加解密数据通路复用结构,加密和解密数据通路复用原始密钥加单元、字节替换单元、行移位单元和输出寄存器单元;密钥扩展运算模块用于按照AES算法规定执行密钥扩展及配置操作,其中g变换计算结构采用加法器复用结构,且h变换复用g变换中的字节替换单元组;数据存储管理模块用于控制存储AES算法加解密过程中的临时数据和最终结果到STTMRAM存储器的不同分区中。本发明采用分时复用、STTMRAM存储器等低资源开销加密硬件架构,实现了低功耗地AES密码协处理,降低了计算资源、极大提升了计算效率。
-
-
-
-
-
-
-
-
-