公开(公告)号：CN117355757A

公开(公告)日：2024-01-05

申请号：CN202280036374.1

申请日：2022-05-20

Applicant: 北欧半导体公司

Inventor： 弗雷德·彼得森

IPC: G01R31/317

Abstract: 提供了一种集成电路，包括用于检测对集成电路的电磁脉冲攻击的检测电路部分(102)。检测电路部分(102)包括影子触发器(106)，影子触发器(106)包括时钟输入端和连接到所述时钟输入端的时钟网(126)。检测电路部分(102)还包括连接到时钟网(126)的时钟门(124)，其中，时钟门(124)被使能信号控制，以便选择性地处于打开状态或者关闭状态，在所述打开状态中时钟门(124)将时钟信号传递给时钟网(126)，在所述关闭状态中时钟门(124)不将时钟信号传递给时钟网(126)。检测电路部分(102)还包括错误电路部分(117)，其中，错误电路部分(117)被设置为在影子触发器(106)被来自时钟网(126)的信号定时并且时钟门(124)处于关闭状态的情况下选择性地输出错误信号。

公开(公告)号：CN116235143A

公开(公告)日：2023-06-06

申请号：CN202180064832.8

申请日：2021-08-10

Applicant: 北欧半导体公司

Inventor： 吉恩·博迪斯特·布雷罗特 ,  托尔比约恩·维姆·纽斯 ,  弗雷德·彼得森

IPC: G06F9/30

Abstract: 一种处理装置(20)具有：处理器(200)，其包括多个延迟压入处理器寄存器(214)和处理器寄存器控制电路(220、222、224、226、228)。处理器寄存器控制电路(220、222、224、226、228)包括多个状态寄存器(226)，每个状态寄存器(226)对应于各自不同的延迟压入寄存器(214)。处理器寄存器控制电路(220、222、224、226、228)被配置成：检测向延迟压入寄存器(214)中的寄存器(214)写入新值；以及确定延迟压入寄存器(214)的状态寄存器(226)是否具有指示延迟压入寄存器(214)的未保存状态的第一值。处理器控制电路(220、222、224、226、228)被配置成，当状态寄存器(226)具有第一值时：在将新值写入延迟压入寄存器(214)完成之前从延迟压入寄存器(214)读取当前值；将当前值写入存储器(202)；以及将延迟压入寄存器(214)的状态寄存器(226)设置为指示延迟压入寄存器(214)的已保存状态的第二值。