基于格基规约的MIMO检测的软输出方法

    公开(公告)号:CN101917368B

    公开(公告)日:2013-01-09

    申请号:CN201010242160.9

    申请日:2010-07-30

    Abstract: 一种基于格基规约的MIMO检测的软输出方法,是先针对不同的变换矩阵获得变换域信号的排序列表,并将其存储起来供检测时查询;在每次实施基于格基规约的MIMO检测时,先对信道响应矩阵应用格基规约得到规约基和变换矩阵,再通过变换矩阵获取相应的变换域信号的排序列表;然后利用规约基和该变换域信号的排序列表执行QRM(QR Decomposition and M algorithm)检测,获得幸存矢量和每个幸存矢量对应的权值;最后利用幸存矢量和每个幸存矢量的权值,确定每个比特的软信息。该方法利用事先存储的排序列表,有效减少QRM检测中需要计算权值的节点个数,大大降低计算复杂度;且不需要进行模型扩展,容易实现;相对于最优幸存矢量进行扰动获得幸存矢量集合的方法,本发明的准确度更高。

    基于格基规约的MIMO检测的软输出方法

    公开(公告)号:CN101917368A

    公开(公告)日:2010-12-15

    申请号:CN201010242160.9

    申请日:2010-07-30

    Abstract: 一种基于格基规约的MIMO检测的软输出方法,是先针对不同的变换矩阵获得变换域信号的排序列表,并将其存储起来供检测时查询;在每次实施基于格基规约的MIMO检测时,先对信道响应矩阵应用格基规约得到规约基和变换矩阵,再通过变换矩阵获取相应的变换域信号的排序列表;然后利用规约基和该变换域信号的排序列表执行QRM(QR Decomposition and M algorithm)检测,获得幸存矢量和每个幸存矢量对应的权值;最后利用幸存矢量和每个幸存矢量的权值,确定每个比特的软信息。该方法利用事先存储的排序列表,有效减少QRM检测中需要计算权值的节点个数,大大降低计算复杂度;且不需要进行模型扩展,容易实现;相对于最优幸存矢量进行扰动获得幸存矢量集合的方法,本发明的准确度更高。

    一种低复杂度自适应传输的多天线传输方法及系统

    公开(公告)号:CN101944942B

    公开(公告)日:2014-12-10

    申请号:CN201010249597.5

    申请日:2010-08-10

    Abstract: 本发明公开了一种低复杂度自适应传输的多天线传输方法及系统,该方法包括:根据获取的信道信息和公式:进行等效信道构造,并由等效信道矩阵计算单流检测后信干噪比,根据吞吐量最大化原则选择MCS,发送端根据选择的MCS对传输信息进行编码和调制,并利用确定的编码形式进行空时处理后将符号从不同物理天线上发送出去;接收端接收到所述发送端发送的符号,由实际信道估计通过等效信道矩阵构造公式构造出符号经历的等效信道矩阵,进而利用等效信道矩阵进行MMSE线性检测;最后完成解调和译码处理。本发明使用基于Clifford完备正交基构造的MMSE检测最优编码,其扩散矩阵元素简单(取自{0,±1,±j}),仅使用单信道编码器传输,可有效降低多天线系统进行自适应传输的计算复杂度。

    无线通信系统、中继选择方法、无线中继设备和基站

    公开(公告)号:CN101951660B

    公开(公告)日:2013-08-07

    申请号:CN201010282967.5

    申请日:2010-09-16

    Abstract: 本发明公开了一种无线通信系统、中继选择方法、无线中继设备和基站。该中继选择方法包括:各待选无线中继设备Ri分别获得信道矩阵Hi和信道矩阵Gi;各所述待选无线中继设备Ri将所述信道矩阵Hi和所述信道矩阵Gi映射为信道状态值组Zi,使得与各所述待选无线中继设备Ri相关联信道的信道状态越好则所述信道状态值组Zi中各元素的和越大;各所述待选无线中继设备Ri将所述信道状态值组Zi发送至基站;所述基站根据所接收到的各所述信道状态值组Zi来确定要选用的中继设备,其中,i大于等于1小于等于待选无线中继设备的数量。相比传统地将全部信道状态信息反馈给基站,本发明能够大大减少系统的信令反馈开销。

    无线通信系统、中继选择方法、无线中继设备和基站

    公开(公告)号:CN101951660A

    公开(公告)日:2011-01-19

    申请号:CN201010282967.5

    申请日:2010-09-16

    Abstract: 本发明公开了一种无线通信系统、中继选择方法、无线中继设备和基站。该中继选择方法包括:各待选无线中继设备Ri分别获得信道矩阵Hi和信道矩阵Gi;各所述待选无线中继设备Ri将所述信道矩阵Hi和所述信道矩阵Gi映射为信道状态值组Zi,使得与各所述待选无线中继设备Ri相关联信道的信道状态越好则所述信道状态值组Zi中各元素的和越大;各所述待选无线中继设备Ri将所述信道状态值组Zi发送至基站;所述基站根据所接收到的各所述信道状态值组Zi来确定要选用的中继设备,其中,i大于等于1小于等于待选无线中继设备的数量。相比传统地将全部信道状态信息反馈给基站,本发明能够大大减少系统的信令反馈开销。

    一种低复杂度自适应传输的多天线传输方法及系统

    公开(公告)号:CN101944942A

    公开(公告)日:2011-01-12

    申请号:CN201010249597.5

    申请日:2010-08-10

    Abstract: 本发明公开了一种低复杂度自适应传输的多天线传输方法及系统,该方法包括:根据获取的信道信息和公式:进行等效信道构造,并由等效信道矩阵计算单流检测后信干噪比,根据吞吐量最大化原则选择MCS,发送端根据选择的MCS对传输符号进行编码和调制,并利用确定的编码形式进行空时处理后将符号从不同物理天线上发送出去;接收端接收到所述发送端发送的符号,由实际信道估计通过等效信道矩阵构造公式构造出符号经历的等效信道矩阵,进而利用等效信道矩阵进行MMSE线性检测;最后完成由检测后的符号到对发送比特信息估计的处理。本发明使用MMSE检测最优编码,可以使用单信道编码器传输,有效降低多天线系统进行自适应传输时的计算复杂度。

    恒定摆率的信号驱动系统

    公开(公告)号:CN112737564A

    公开(公告)日:2021-04-30

    申请号:CN202011572415.8

    申请日:2020-12-25

    Abstract: 本公开提供一种恒定摆率的信号驱动系统,包括:阶梯电压产生单元,用于提供多路等差递变的电压信号;多路选择器,一输入端与所述阶梯电压产生单元相连以接收所述多个等差递变的电压信号,另一输入端与一控制信号产生单元相连,用于在所述控制信号产生单元发出的控制信号控制下对多路等差递变的电压信号进行选择性输出;电压跟随单元,与所述多路选择器相连,起隔离作用并提高驱动能力;输出跟随单元,与所述电压跟随单元相连,用于驱动后接的负载单元。

    一种串行总线设备的时钟校准方法、校准电路和电子设备

    公开(公告)号:CN112015691A

    公开(公告)日:2020-12-01

    申请号:CN202010841666.5

    申请日:2020-08-20

    Abstract: 本发明公开一种串行总线设备的时钟校准方法、校准电路和电子设备,解决了必须在相邻固定时间间隔内连续成功采样两次帧起始包,当错采、漏采帧起始包时,则花费更长时间校准的问题。该方法包括:接收并对串行信号的时钟频率进行粗调;在串行信号出现下降沿时,对串行信号进行采样,当判决到两个正确的帧起始包时,根据次数和计数值确定预设单位时间间隔内的平均计数值;将平均计算值与预设计数值比较,根据得到的再调参数在粗调后的时钟频率基础上调整振荡器输出时钟频率。本发明提供的校准方法利用在多个固定时间间隔的范围内采样,并根据固定时间间隔的平均计数值循环调整输出频率,在校准快速的同时也提高了校准的准确性。

    一种差模反馈电路
    9.
    发明授权

    公开(公告)号:CN105207660B

    公开(公告)日:2018-06-19

    申请号:CN201510580691.1

    申请日:2015-09-11

    CPC classification number: H03F3/45237

    Abstract: 本发明提供了一种差模反馈电路,包括:发送器主体电路,包括:第三、第四、第五PMOS管,第三、第四NMOS管,以及由第一、第二PMOS管、第一、第二NMOS管和第一、第二负载电阻组成的互补桥式开关管;差模取样电路,包括:第九、第十、第十一PMOS管、第一运算放大器、第一、第二电阻;反馈电路,包括:第五、第六、第七、第八NMOS管,第六、第七、第八PMOS管以及第二运算放大器。本发明能解决MLVD发送器的负载阻抗受总线阻抗影响差分输出幅度不稳定问题。本发明的电路结构简单、实现容易,可提高发送器在总线应用中阻抗变化的适应能力,并且能减小输出信号的过冲。

    基于电容充放电结构的串行PWM信号解码电路及方法

    公开(公告)号:CN106951385A

    公开(公告)日:2017-07-14

    申请号:CN201710166006.X

    申请日:2017-03-20

    Abstract: 本发明提供了一种基于电容充放电结构的串行PWM信号解码电路,包括:时序逻辑产生电路,输入端接收PWM差分信号,并产生时序逻辑信号;至少两个电容充放电解码模块,输入端分别与时序逻辑产生电路的输出端连接,根据时序逻辑信号进行充放电;解码过程中电容充放电解码模块的充放电电容在充放电之前的电压为共模电压VCM,在充放电结束后充放电节点的电压为VC,通过判断二者的电压差极性识别PWM信号从而解码。本发明还提供了一种基于电容充放电结构的串行PWM信号解码方法。本发明结构简单,无需同步码流,避免了复杂的CDR及过采样结构的使用,实现了不同速率下的PWM信号解码,提高了信号传输效率降低了功耗。

Patent Agency Ranking