公开(公告)号：CN110231986B

公开(公告)日：2021-03-02

申请号：CN201910526553.3

申请日：2019-06-18

Applicant: 北京邮电大学

Inventor： 张海涛 ,  孙滋唱 ,  张泽晗 ,  马华东

IPC: G06F9/48 ,  G06F9/50 ,  G06F15/78

Abstract: 本申请实施例提供的基于多FPGA的动态可重配置的多任务调度和放置方法、装置，通过任务级和子任务级的两阶段调度和放置方法，实现了在多FPGA系统的多任务调度和放置，在任务调度阶段，考虑任务相似性和资源需求相似性，为每个任务选择合适的计算单元，以减少重新配置和资源争用的可能性，在子任务调度阶段，综合考虑子任务的调度顺序和放置位置，以充分利用FPGA的硬件资源，利用FPGA可重配置能力使任务高度并行化，从而减小多任务的最小完工时间。

公开(公告)号：CN110231986A

公开(公告)日：2019-09-13

申请号：CN201910526553.3

申请日：2019-06-18

Applicant: 北京邮电大学

Inventor： 张海涛 ,  孙滋唱 ,  张泽晗 ,  马华东

IPC: G06F9/48 ,  G06F9/50 ,  G06F15/78

Abstract: 本申请实施例提供的基于多FPGA的动态可重配置的多任务调度和放置方法、装置，通过任务级和子任务级的两阶段调度和放置方法，实现了在多FPGA系统的多任务调度和放置，在任务调度阶段，考虑任务相似性和资源需求相似性，为每个任务选择合适的计算单元，以减少重新配置和资源争用的可能性，在子任务调度阶段，综合考虑子任务的调度顺序和放置位置，以充分利用FPGA的硬件资源，利用FPGA可重配置能力使任务高度并行化，从而减小多任务的最小完工时间。