公开(公告)号：CN104090859A

公开(公告)日：2014-10-08

申请号：CN201410295235.8

申请日：2014-06-26

Applicant: 北京邮电大学

Inventor： 余文 ,  宁建国 ,  李艳梅 ,  马天宝 ,  任会兰 ,  姚文斌

IPC: G06F13/40

Abstract: 本发明涉及一种基于多值逻辑电路的地址译码方法，特别涉及一种单次访问多个存储单元的地址译码方法，属于数字电路技术领域。采用2n个与门组成，形成的地址译码方法具有2n个输入端，将需要选择的存储单元的2n位地址信号分别送至地址译码方法的2n个输入端，地址译码方法的2n个与门分别进行与运算，如果结果为1，则选择相应的存储单元，以驱动相应的读写电路。具有多值寻址的优点，实现了存储数据的同时读、写，能应用于新型的存储或处理器件,支持数据的并行处理。

公开(公告)号：CN104363014A

公开(公告)日：2015-02-18

申请号：CN201410293291.8

申请日：2014-06-26

Applicant: 北京邮电大学

Inventor： 余文 ,  宁建国 ,  李艳梅 ,  马天宝 ,  任会兰 ,  姚文斌

IPC: H03K19/20

Abstract: 本发明涉及一种基于四值逻辑电路的数据译码方法，属于数字电路技术领域。所述数据译码方法能产生2n个n位二进制数，具体包括2n个寄存器，在同步时钟作用下，根据输入输出方程，设定把2n个需要输出的n位二进制数并行置数到相应的寄存器，得到2n个n位的二进制整数；具有高度并行性优点，是研究基于集成电路的分子计算机的基础。