公开(公告)号：CN118260230A

公开(公告)日：2024-06-28

申请号：CN202410257602.9

申请日：2024-03-07

Applicant: 北京计算机技术及应用研究所

Inventor： 范善宇 ,  樊周华 ,  张浩 ,  李尕丽 ,  葛瑜 ,  方靖

IPC: G06F13/42 ,  G06F15/78

Abstract: 本发明涉及一种具有跨RS485总线快速转发数据功能的HDLC通信控制器，属于嵌入式技术领域，所述HDLC通信控制器包括二次电源、SOC芯片、3路RS485接收电路以及发送电路，二次电源用于保证SOC芯片和接口电路正常供电；SOC芯片包括ARM处理器与FPGA，其中FPGA通过HDLC软核实现本地RS485总线数据收发及跨总线数据转发。HDLC软核可通过静态参数传递配置数据位宽、缓存深度、总线数量等参数。本发明可以完全正确运行在国产SOC内，实现了专用ASIC的国产化替代；FPGA内HDLC软核设计灵活、使用方便，具有集成度高、维护简单等优点。同时，本发明还可以实现一主总线、多从总线的数据转发，在转发时间上做到了快速响应，大大提高了数据转发效率。

公开(公告)号：CN117714626A

公开(公告)日：2024-03-15

申请号：CN202311489689.4

申请日：2023-11-09

Applicant: 北京计算机技术及应用研究所

Inventor： 葛瑜 ,  樊周华 ,  张浩 ,  聂震

IPC: H04N5/445 ,  H04N5/265 ,  H04N9/30

Abstract: 本发明属于图像处理技术领域，公开了一种基于FPGA的高分辨率彩色图像叠加系统及方法，该系统包括DSP、FPGA、外部视频产生模块、SDI高清显示器和DDR存储器，其中，外部视频产生模块产生原始图像数据；DDR存储器用于将FPGA接收的图像进行帧缓存；DSP用于产生每帧图像的叠加控制指令信息和叠加控制数据；FPGA用于视频接收及根据DSP产生的叠加控制指令和叠加控制数据实现叠加；SDI高清显示器用于将叠加后的图像进行显示。本发明的字符叠加更具灵活性，叠加信息传输更快，传输的数据量更小，继而可支持的分辨率更高。本发明还具备FPGA图形叠加功能，降低DSP操作的复杂性，减少对DSP系统时间的占用，同时，还能实现任意位置任意大小的图形叠加显示。