一种基于FPGA的网络时间同步系统实现方法

    公开(公告)号:CN118869129A

    公开(公告)日:2024-10-29

    申请号:CN202411062189.7

    申请日:2024-08-05

    Abstract: 本发明涉及一种基于FPGA的网络时间同步系统实现方法,属于网络时间同步领域。本发明的系统包括:一个以FPGA为核心的时间同步模块、一块交换板和多块主板;交换板,用于构建时间同步模块与主板间的网络通路,用于PTP协议报文的传输;以FPGA为核心的时间同步模块,为该系统的核心,用于实现对TOD、B码、PTP协议在内的时间信息的解码,并通过时间同步模块上的FPGA,将时间信息编码为PTP协议的以太网报文,并对系统内的其他主板进行授时,主板只需运行标准的PTP协议栈即可实现对时,使系统内各主板的时间与输入时间保持一致。本发明可以以较小的误差维持自身的时间并对系统内各主板进行授时,保证系统内时间的稳定。

Patent Agency Ranking