-
公开(公告)号：CN119210468B
公开(公告)日：2025-05-02
申请号：CN202411296772.4
申请日：2024-09-18
Applicant: 北京科技大学
Abstract: 本公开涉及数据处理技术领域，尤其涉及一种数据编码方法、装置、存储介质及电子设备。该方法包括：获取编码数据，编码数据包括多个编码数据包，编码数据是基于预设编码矩阵和编码参数对待编码数据进行编码得到的，预设编码矩阵中的每一编码系数均为预设扩展域中的扩展域元素，预设扩展域为根据待编码数据所在的应用场景确定的扩展域；基于预设扩展域，将预设编码矩阵中的编码系数转化为二元矩阵；根据编码参数和二元矩阵，构造FPGA中对应的脉动阵列，以便基于脉动阵列对多个待编码数据包进行并行编码。通过该方法，实现了基于扩展域矩阵表示的编码查表算法在FPGA上的设计，可以利用FPGA并行完成多个待编码数据包编码计算。
-
公开(公告)号：CN119210468A
公开(公告)日：2024-12-27
申请号：CN202411296772.4
申请日：2024-09-18
Applicant: 北京科技大学
Abstract: 本公开涉及数据处理技术领域，尤其涉及一种数据编码方法、装置、存储介质及电子设备。该方法包括：获取编码数据，编码数据包括多个编码数据包，编码数据是基于预设编码矩阵和编码参数对待编码数据进行编码得到的，预设编码矩阵中的每一编码系数均为预设扩展域中的扩展域元素，预设扩展域为根据待编码数据所在的应用场景确定的扩展域；基于预设扩展域，将预设编码矩阵中的编码系数转化为二元矩阵；根据编码参数和二元矩阵，构造FPGA中对应的脉动阵列，以便基于脉动阵列对多个待编码数据包进行并行编码。通过该方法，实现了基于扩展域矩阵表示的编码查表算法在FPGA上的设计，可以利用FPGA并行完成多个待编码数据包编码计算。
-
Search Results
2
records
(took 0.016 seconds)
