一种实时并行的电子稳像系统设计方法

    公开(公告)号:CN102523374B

    公开(公告)日:2014-02-19

    申请号:CN201110427963.6

    申请日:2011-12-19

    Abstract: 为了解决现阶段FPGA电子稳像的非实时性和基于陀螺和伺服系统稳像装置大体积、高造价、高功耗的缺点,本发明提出了一种实时并行电子稳像系统的设计方法,该方法首先根据超图像的特点选择RBWTCFS算法用于确定本电子稳像系统所需的DSP个数,然后步根据所确定的DSP的个数,设计本电子稳像系统的硬件部分,以实现实时并行电子稳像系统的设计;该方法不仅能够满足电子稳像的实时性要求和某些特殊场合小型化、低造价、低功耗的要求,同时改善了系统的稳像效果。

    一种实时并行的电子稳像系统设计方法

    公开(公告)号:CN102523374A

    公开(公告)日:2012-06-27

    申请号:CN201110427963.6

    申请日:2011-12-19

    Abstract: 为了解决现阶段FPGA电子稳像的非实时性和基于陀螺和伺服系统稳像装置大体积、高造价、高功耗的缺点,本发明提出了一种实时并行电子稳像系统的设计方法,该方法首先根据超图像的特点选择RBWTCFS算法用于确定本电子稳像系统所需的DSP个数,然后步根据所确定的DSP的个数,设计本电子稳像系统的硬件部分,以实现实时并行电子稳像系统的设计;该方法不仅能够满足电子稳像的实时性要求和某些特殊场合小型化、低造价、低功耗的要求,同时改善了系统的稳像效果。

Patent Agency Ranking