-
公开(公告)号：CN115150056A
公开(公告)日：2022-10-04
申请号：CN202210761094.9
申请日：2022-06-29
Applicant: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司
Abstract: 本公开实施例公开了一种数据处理方法、装置、电子设备及计算机存储介质，所述方法包括：获取从密码设备采集的侧信道信息；所述侧信道信息为所述密码设备在执行双线性对运算时，待破解私钥所参与的运算过程中泄露的物理信息；从所述侧信道信息中选取目标信息；所述目标信息为所述待破解私钥在被搬移过程中对应的所述侧信道信息；将所述目标信息与多个候选密钥对应的预设信息模板进行匹配；所述预设信息模板包括所述候选密钥对应的参照信息；基于匹配结果将所述多个候选密钥中的其中一个确定为破解后的私钥。该技术方案能够基于私钥参与的运算过程在初期搬迁私钥时容易泄露信息的特性破解私钥，提高了攻击成功率。
-
公开(公告)号：CN114510216A
公开(公告)日：2022-05-17
申请号：CN202011454476.4
申请日：2020-12-10
Applicant: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 提供了一种存储数据的方法、装置和设备。该方法包括：获取蒙哥马利模乘运算的目标运算结果；若所述目标运算结果为真实运算结果，基于目标随机数将所述目标运算结果存放至第一存储器或第二存储器，所述目标随机数用于在所述第一存储器和所述第二存储器中选择用于存储所述目标运算结果的存储器，所述第一存储器不同于所述第二存储器。通过将真实运算结果根据目标随机数随机存储到第一存储器或第二存储器，可以使得真实运算结果的存储结果随机化，使得攻击者无法区分真实运算结果的存储位置，由此，不仅可以抵抗侧信道攻击，而且还可以抵抗电磁攻击，能够提升芯片的安全性。
-
公开(公告)号：CN114301585A
公开(公告)日：2022-04-08
申请号：CN202111360712.0
申请日：2021-11-17
Applicant: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司 , 国网信息通信产业集团有限公司
IPC: H04L9/08
Abstract: 本发明实施例提供一种标识私钥的使用方法，属于计算机安全技术领域。所述标识私钥的使用方法包括：依次获取私钥参数，并生成一组标识私钥，其中所述一组标识私钥中的每个标识私钥对应一个标识私钥生成函数标识符；以及选取所述一组标识私钥中的一个标识私钥进行使用，并公开对应的所述标识私钥生成函数标识符。用户端内置多个标识私钥，并公开相应的标识私钥生成函数标识符，可以使标识私钥的使用和更新简单、安全、高效，不会降低公钥的自证性，也不会影响其他用户。
-
公开(公告)号：CN114281242B
公开(公告)日：2024-05-10
申请号：CN202111350400.1
申请日：2021-11-15
Applicant: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司 , 国网信息通信产业集团有限公司
IPC: G06F3/06
Abstract: 本发明实施例提供一种存储器负载均衡的方法、装置和设备，属于芯片存储领域。方法包括：根据每个存储区域的存储情况、擦除次数及地址，分别建立已用的树形排序结构和空闲的树形排序结构；当有数据需要被写入时，从已用的树形排序结构中查找出擦除次数最少的存储区域，获取对应的第一关键值；从空闲的树形排序结构中查找出擦除次数最少的存储区域，获取对应的第二关键值；以及比较第一关键值和第二关键值，判断第一关键值对应的存储区域内的数据是否需要均衡到第二关键值对应的存储区域。该方法可以均衡存储器的负载，对于不经常修改的冷数据区域也参与到轮转过程，在实际使用中能达到设计目标的擦写次数从而保证了存储器的有效寿命。
-
公开(公告)号：CN114301585B
公开(公告)日：2024-01-05
申请号：CN202111360712.0
申请日：2021-11-17
Applicant: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司 , 国网信息通信产业集团有限公司
IPC: H04L9/08
Abstract: 本发明实施例提供一种标识私钥的使用方法，属于计算机安全技术领域。所述标识私钥的使用方法包括：依次获取私钥参数，并生成一组标识私钥，其中所述一组标识私钥中的每个标识私钥对应一个标识私钥生成函数标识符；以及选取所述一组标识私钥中的一个标识私钥进行使用，并公开对应的所述标识私钥生成函数标识符。用户端内置多个标识私钥，并公开相应的标识私钥生成函数标识符，可以使标识私钥的使用和更新简单、安全、高效，不会降低公钥的自证性，也不会影响其他用户。
-
Patent Agency Ranking
公开(公告)号：CN114442788A
公开(公告)日：2022-05-06
申请号：CN202210365994.1
申请日：2022-04-08
Applicant: 北京智芯半导体科技有限公司 , 北京智芯微电子科技有限公司
IPC: G06F1/3206 , G06F1/3234 , G06F1/3287
Abstract: 本发明实施例提供一种芯片的低功耗系统、低功耗管理方法、控制装置及存储介质，属于芯片技术领域。芯片的低功耗系统包括：功耗管理单元，被配置在第一电源域，用于根据所接收的休眠控制信号或唤醒控制信号，控制芯片进入休眠模式或唤醒模式；寄存器组，被配置在第二电源域，用于存储芯片的模拟元件的参数数据；存储单元，被配置在第三电源域，用于在芯片进入所述休眠模式后，进入保持状态；传输模块，被配置在所述第二电源域，用于根据所述功耗管理单元控制，在芯片进入所述休眠模式前，将所述寄存器组中存储的所述参数数据传输到所述存储单元中保存；在芯片进入所述唤醒模式后，将所述存储单元中保存的所述参数数据传输回所述寄存器组。
-
公开(公告)号：CN114297114A
公开(公告)日：2022-04-08
申请号：CN202111393315.3
申请日：2021-11-23
Applicant: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明公开了一种加密卡及其数据交互方法、装置及计算机可读存储介质，其中加密卡数据交互方法应用于加密卡中的任意密码芯片，加密卡包括多个密码芯片，每个密码芯片均通过PCIE开关芯片与其它密码芯片以及上位机进行通信，方法包括以下步骤：接收上位机发送的第一数据同步指令，第一数据同步指令包括待同步数据；根据同步密钥和待同步数据生成第一交互同步指令；将第一交互同步指令发送至其它密码芯片，以使其它密码芯片根据同步密钥对第一交互同步指令进行解密得到待同步数据。由此，可以实现加密卡中多密码芯片之间直接进行数据同步交互，从而提高加密卡的数据处理速度。
-
公开(公告)号：CN114281243A
公开(公告)日：2022-04-05
申请号：CN202111363827.5
申请日：2021-11-17
Applicant: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明公开了一种芯片以及数据处理装置、方法，装置包括：用于存储应用数据的第一存储器，用于存储程序数据的第二存储器；与第一存储器连接的第一存储控制器，与第二存储器连接的第二存储控制器；DMA控制器，用于在接收到第一指令时，接收通信数据；CPU处理器，用于在接收到第二指令时，控制第一存储控制器启动应用数据擦写，并在启动应用数据擦写或者DMA控制器接收通信数据结束后，控制第二存储控制器读取第二存储器中的程序数据，以及在同时存在应用数据擦写和通信数据时，先利用读取到的程序数据处理通信数据，待通信数据处理完成后，等待应用数据擦写完成。该数据处理装置，可提升存储器擦写寿命和数据处理效率。
-
公开(公告)号：CN114297114B
公开(公告)日：2024-01-23
申请号：CN202111393315.3
申请日：2021-11-23
Applicant: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明公开了一种加密卡及其数据交互方法、装置及计算机可读存储介质，其中加密卡数据交互方法应用于加密卡中的任意密码芯片，加密卡包括多个密码芯片，每个密码芯片均通过PCIE开关芯片与其它密码芯片以及上位机进行通信，方法包括以下步骤：接收上位机发送的第一数据同步指令，第一数据同步指令包括待同步数据；根据同步密钥和待同步数据生成第一交互同步指令；将第一交互同步指令发送至其它密码芯片，以使其它密码芯片根据同步密钥对第一交互同步指令进行解密得到待同步数据。由此，可以实现加密卡中多密码芯片之间直接进行数据同步交互，从而提高加密卡的数据处理速度。
-
公开(公告)号：CN114333963A
公开(公告)日：2022-04-12
申请号：CN202111357654.6
申请日：2021-11-16
Applicant: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明实施例提供一种用于验证非易失存储器控制电路的验证装置、系统及方法，属于集成电路技术领域。用于验证非易失存储器控制电路的验证装置基于FPGA芯片设计，且该验证装置包括通用读写接口模块和通用的非易失存储器的核心逻辑模块，所述通用读写接口基于预设的接口逻辑，将所述非易失存储器控制电路发送的操作指令发送至所述通用的非易失存储器的核心逻辑模块，以通过操作指令对所述非易失存储器控制电路进行模拟验证。在对于芯片数据逻辑验证的FPGA仿真系统中，对不同的非易失存储器控制电路进行验证时，不需要更换通用的非易失存储器的核心逻辑模块，仅需要重新设计通用读写接口模块的外围接口逻辑，可以支持全型号的非易失存储单元的仿真验证。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.06 seconds)
