-
公开(公告)号：CN118093294B
公开(公告)日：2024-08-27
申请号：CN202410514872.3
申请日：2024-04-26
Applicant: 北京智芯微电子科技有限公司 , 国网江苏省电力有限公司信息通信分公司
Abstract: 本发明公开了一种芯片功耗预估方法、装置、设备、芯片及可读存储介质，所述方法包括：获取待测芯片在指定温度下的指定电流数据、温度电流关系数据、电流功耗关系数据；根据所述指定温度、所述指定电流数据，以及所述温度电流关系数据确定所述待测芯片在所述目标温度下的目标电流数据；根据所述目标电流数据和所述电流功耗关系数据对所述待测芯片进行功耗预估，确定所述待测芯片的功耗预估数据。由此基于预先建立的温度电流关系数据和电流功耗关系数据对待测芯片进行功耗预估，可以有效提高功耗数据获取的便捷性。
-
公开(公告)号：CN117314457A
公开(公告)日：2023-12-29
申请号：CN202311047667.2
申请日：2023-08-18
Applicant: 北京智芯微电子科技有限公司
IPC: G06Q30/018 , G06Q50/04 , H01L21/66 , H01L23/544 , H01L21/67
Abstract: 本发明实施例提供一种压焊设备追溯方法、装置、介质及芯片产品，属于芯片封测领域。所述压焊设备追溯方法包括：获取芯片产品的压焊标记特征，该压焊标记特征是相应压焊设备在压焊工序中加工形成于所述芯片产品的引线框架内部、且用于示出该压焊设备的唯一设备编号的标记；以及基于所获取的压焊标记特征，确定加工相应芯片产品的压焊设备的设备编号，以实现压焊设备追溯。本发明实施例通过在压焊工序中形成于引线框架内部的独特的压焊标记特征，无论针对框架状态还是单颗状态的质量异常芯片产品，都能快速、准确地锁定对应生产加工的压焊设备。
-
公开(公告)号：CN119757191A
公开(公告)日：2025-04-04
申请号：CN202510132194.9
申请日：2025-02-06
Applicant: 北京智芯微电子科技有限公司 , 北京工业大学
Abstract: 本发明公开了一种基于高精度预制裂纹的单芯片BEOL层微观界面强度的测试方法，属于集成电路制造技术领域。用于测定单芯片BEOL层微观界面结合强度的试样的制备方法，包括以下步骤：将完成BEOL层工艺的晶圆进行减薄划片，得到单颗裸芯片；将制程合格BEOL层无缺陷的裸芯片切割，得到具有衬底硅片和BEOL层的裸芯片试片；将裸芯片试片的BEOL层与切割成相同尺寸的硅片通过胶水层粘附，然后在衬底硅片的底面预制裂纹，得到试样。测试方法包括：对试样进行四点弯曲试验，然后根据四点弯曲试验中的载荷位移曲线，计算分层界面的粘附能。本发明的测试方可以实现单芯片BEOL层界面结合强度的可靠、可重复测定。
-
公开(公告)号：CN110571161A
公开(公告)日：2019-12-13
申请号：CN201910862129.6
申请日：2019-09-12
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
IPC: H01L21/56 , H01L23/31 , H01L23/66 , G06K19/077
Abstract: 本发明公开了一种埋入式RFID标签封装方法，包括：在PCB板上制造天线，且PCB板上开设预留槽；在引线框架上贴装RFID芯片，且将RFID芯片引线键合，并塑封RFID芯片形成RFID芯片塑封体；将RFID芯片塑封体正面朝下扣进PCB板上的预留槽，并进行固定；图形化金属线路层，从而使引线框架的引脚与天线的正负极互联，进而实现RFID芯片与天线互联；以及在天线正面，PCB板表层涂覆绿油，从而得到RFID标签。借此，本发明的埋入式RFID标签封装方法，可以满足薄型化、高可靠性封装。
-
公开(公告)号：CN119725216A
公开(公告)日：2025-03-28
申请号：CN202510001440.7
申请日：2025-01-02
Applicant: 北京智芯微电子科技有限公司 , 桂林电子科技大学
Abstract: 本发明提供了一种半导体封装质量无损检测装置、方法及按压夹具，涉及半导体封装检测技术领域，按压夹具包括：载板；夹具组件，包括：按压组件，包括转动连接的第一部和第二部，第一部设于载板上，第一部设有按压槽，按压槽用于放置半导体封装，第二部设有凸块，在按压组件处于关闭状态时，第二部与第一部相抵，凸块能够处于按压槽中，凸块用于对半导体封装进行限位；至少三条第一带状线，设于载板上，至少两条第一带状线用于连接扫频源，至少一条第一带状线用于接地；至少两个第一连接器，设于载板上，用于连接第一带状线和扫频源。本发明的技术方案中，按压夹具不仅符合对半导体封装进行质量检测的需求，而且能够做到无损、无焊锡残留。
-
Patent Agency Ranking
公开(公告)号：CN117594571A
公开(公告)日：2024-02-23
申请号：CN202311312385.0
申请日：2023-10-11
Applicant: 北京智芯微电子科技有限公司
IPC: H01L23/544 , H01L21/66
Abstract: 本发明实施例提供一种测试键交叠结构及其制备方法，属于芯片制造技术领域。所述测试键交叠结构包括分别放置于横向划片槽和纵向划片槽内的第一测试键和第二测试键，且两者各自包括通过导线连接的测试器件和多个测试垫，多个测试垫中的至少一者被确定为共享测试垫，而第一和第二测试键各自的任意一个共享测试垫在横向和纵向划片槽的交叉区域内进行层叠以形成十字交叠测试垫，且所层叠的两个共享测试垫的尺寸和/或相对位置被调整以使得形成的十字交叠测试垫能够避开器件导线。本发明实施例利用共享测试垫组合横向和纵向的测试键，在避免测试键相互阻挡的同时，节省了划片槽空间。
-
公开(公告)号：CN116844989B
公开(公告)日：2024-01-26
申请号：CN202311127742.6
申请日：2023-09-04
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明涉及芯片领域，公开了一种MAP生成方法、芯片失效原因的识别方法及系统。所述MAP生成方法包括：基于第一测试厂对晶圆的最后一个测试流程的测试结果，生成所述晶圆的第一MAP，其中，所述第一MAP包括：表征测试通过的第一标志，以及表征测试未通过的第二标志；基于第二测试厂对所述晶圆的第一个测试流程的测试结果，生成第二MAP；以及基于预设合并规则合并所述第一MAP与所述第二MAP，以获取目标MAP，其中，所述基于预设合并规则合并所述第一MAP与所述第二MAP包括：在所述第一MAP中的第一芯片的标志为所述第二标志的情况下，将所述第一芯片标注为特定标志。本发明可有效避免失效芯片被错误归类的情况，从而提升测试数据分析的准确性。
-
公开(公告)号：CN116844989A
公开(公告)日：2023-10-03
申请号：CN202311127742.6
申请日：2023-09-04
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明涉及芯片领域，公开了一种MAP生成方法、芯片失效原因的识别方法及系统。所述MAP生成方法包括：基于第一测试厂对晶圆的最后一个测试流程的测试结果，生成所述晶圆的第一MAP，其中，所述第一MAP包括：表征测试通过的第一标志，以及表征测试未通过的第二标志；基于第二测试厂对所述晶圆的第一个测试流程的测试结果，生成第二MAP；以及基于预设合并规则合并所述第一MAP与所述第二MAP，以获取目标MAP，其中，所述基于预设合并规则合并所述第一MAP与所述第二MAP包括：在所述第一MAP中的第一芯片的标志为所述第二标志的情况下，将所述第一芯片标注为特定标志。本发明可有效避免失效芯片被错误归类的情况，从而提升测试数据分析的准确性。
-
公开(公告)号：CN119935886A
公开(公告)日：2025-05-06
申请号：CN202510133380.4
申请日：2025-02-06
Applicant: 北京智芯微电子科技有限公司 , 北京工业大学
IPC: G01N21/01 , G01N21/47 , G01N21/954
Abstract: 本发明涉及基于灰场边缘衍射的先进封装基板通孔检测装置及方法，装置，包括：光源、光束整形组件、上物镜5、下物镜7和电荷耦合器件8；所述光束整形组件包括上轴锥透镜2和下轴锥透镜3；所述光源产生的光束经所述光束整形组件将所述光束整形为环形光束，所述环形光束透过所述上物镜5将所述环形光束整形为球波面光束，所述球波面光束透过待检测基板通孔生成衍射光波，所述下物镜7将所述衍射光波进行放大处理，所述电荷耦合器件8接收所述放大处理的衍射光波，获取不同通孔深度的衍射图像。本发明能够检测成像平面内衍射图变化的细微变化。
-
公开(公告)号：CN114325301B
公开(公告)日：2025-01-17
申请号：CN202111368082.1
申请日：2021-11-18
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC: G01R31/28
Abstract: 本发明实施例提供一种用于ADC芯片的测试设备及方法，属于芯片测试技术领域。所述设备包括：电源变换模块、运算放大器、以及ATE，所述电源变换模块用于将所述ATE的DPS模块输出的单电源电压变换成满足所述运算放大器的驱动电源需求的双电源电压；所述运算放大器用于对所述ATE输出的第一测试信号进行放大以生成第二测试信号，所述第二测试信号满足被测ADC芯片的输入幅度需求；所述被测ADC芯片对所述第二测试信号进行模数转换并将模数转换后的信号输入至所述ATE；以及所述ATE用于基于所述模数转换后的信号获得并输出所述被测ADC芯片的测试参数。所述技术方案能够实现要求高摆幅输入的ADC芯片的测试。另外，具有成本低、体积小、易于编程控制等优点。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.027 seconds)
