一种降低数字化信号相位噪声的生成装置

    公开(公告)号:CN119987482A

    公开(公告)日:2025-05-13

    申请号:CN202411967842.4

    申请日:2024-12-30

    Abstract: 本发明涉及信号生成技术领域,公开了一种降低数字化信号相位噪声的生成装置,旨在解决传统数字化生成信号的相位噪声较高的问题。本发明包括:实时相位累加器,接收设置的相位步进值,通过相位等步进累加的方式,获得生成信号的实时相位值;相幅转换单元包括Cordic实时波形计算模块和综合波形存储模块,将实时累加器发出的实时相位值构成的完整周期的相位区间划分为过零点区间和峰值区间,分别进行Cordic实时波形计算和综合波形存储;高速大位宽DAC,为对Cordic实时波形计算和综合波形存储获得的信号进行转换,获得低相位噪声的数字化生成信号。本发明采用过零点实时计算与峰值存储相结合的方法,实现了高精度的相位控制,有效降低了数字化生成信号的相位噪声。

    一种测量相位噪声的系统和方法

    公开(公告)号:CN114421893B

    公开(公告)日:2024-11-15

    申请号:CN202111654045.7

    申请日:2021-12-30

    Abstract: 本发明涉及一种测量相位噪声的系统和方法,该系统包括检相电路、负反馈电路、第一开关、第二开关、第三开关、数模转换器、第一模数转换器、存储器和上位机;被测源、压控振荡器和检相器相连,构成检相电路;上位机数与模转换器相连输出白噪声信号;白噪声信号通过第一模数转换器输入到上位机;上位机获取第一电压;白噪声信号输入到压控振荡器,上位机获取第二电压;白噪声信号未输入到压控振荡器,上位机获取第三电压。本发明获取白噪声通过锁相环电路的功率谱密度,并结合白噪声信号的功率谱密度获取锁相环电路对相位噪声获取带来的环路误差,根据环路误差对相位噪声测量值进行补偿,消除了锁相环电路带来的误差,补偿后的获取结果更准确。

    一种多通道全相参低相位噪声参考源系统

    公开(公告)号:CN119966402A

    公开(公告)日:2025-05-09

    申请号:CN202411970696.0

    申请日:2024-12-30

    Abstract: 本发明属于频率合成技术领域,并具体公开了一种多通道全相参低相位噪声参考源系统,采用多级频率合成技术,包括监测切换电路、第一锁相环路、调谐电路、外参考输入电路、10MHz高稳晶振、倍频滤波电路、第二锁相环路、100MHz超低相噪晶振和输出电路,可输出三路10MHz、100MHz低相噪参考信号,调谐电路输入接口包括调谐端口;外参考输入电路包括10MHz外部参考信号输入端口、100MHz外部参考信号输入端口;输出电路包括10MHz输出端口1、10MHz输出端口2、10MHz输出端口3、100MHz输出端口1、100MHz输出端口2、100MHz输出端口3,输出端口阻抗50欧姆,具有外部调谐及外部参考信号相参功能。

    用于电子战接收机的本振产生电路

    公开(公告)号:CN118100919A

    公开(公告)日:2024-05-28

    申请号:CN202311862937.5

    申请日:2023-12-29

    Abstract: 本发明属于无线通信领域,具体涉及了一种用于电子战接收机的本振产生电路,旨在解决现有技术中产生的本振相噪和步进难以满足电子战机高灵敏度、高分辨力和高拦截率的要求的问题。本发明包括:低相噪参考单元、点频本振单元和宽带细步进本振单元;所述低相噪参考单元,用于生成参考时钟信号;所述点频本振单元,用于对所述参考时钟信号,进行倍频和滤波,生成目标固定点频本振;所述宽带细步进本振单元,用于基于所述参考时钟信号,生成目标捷变本振;所述目标固定点频本振和目标捷变本振为用于电子战接收机的本振。本发明提出的本振产生电路,具有很高的频谱纯度,实现了超低的相位噪声指标有效提高接收系统灵敏度和无杂散动态范围指标。

    基于蓝宝石振荡器的超低相位噪声信号源

    公开(公告)号:CN118157665A

    公开(公告)日:2024-06-07

    申请号:CN202311852202.4

    申请日:2023-12-29

    Abstract: 本发明属于微波技术领域,具体涉及了一种基于蓝宝石振荡器的超低相位噪声信号源,旨在解决现有噪声信号源频率稳定度和相位噪声难以满足雷达系统领域对纯净射频、微波激励信号的测试需要的问题。本发明包括:高稳基准源,用于产生参考信号;超低相噪时钟信号产生单元,基于所述参考信号通过蓝宝石振荡器产生时钟信号;超低相噪基带信号产生单元,基于所述时钟信号产生低相噪低杂波细分辨力信号;超低相噪频率扩展单元,基于所述参考信号、时钟信号和低相噪低杂波细分辨力信号,通过直接频率合成方案生成宽带细步进信号。本发明相较于常规信号源采用参考信号倍频和锁相式频率合成等信号产生方案,改善了信号源输出信号的频率稳定度和相位噪声。

    一种高斯白噪声信号产生方法、误差校准方法及其相关设备

    公开(公告)号:CN119556219A

    公开(公告)日:2025-03-04

    申请号:CN202411968288.1

    申请日:2024-12-30

    Abstract: 本申请涉及一种高斯白噪声信号产生方法、误差校准方法及其相关设备,涉及信号处理技术领域。该方法的一具体实施方式包括:获取初始序列,对初始序列进行时钟分频处理,以得到呈数字形式的高斯白噪声序列;对高斯白噪声序列进行数模转换处理,得到高斯白噪声模拟信号;对高斯白噪声模拟信号进行输出频率调节,以输出包含多个目标频段的高斯白噪声信号。该实施方式实现了快速产生频率可调的高斯白噪声信号,使其满足相位噪声测量误差的校准需求,进而提高测量误差校准效果。

    一种测量相位噪声的系统和方法

    公开(公告)号:CN114421893A

    公开(公告)日:2022-04-29

    申请号:CN202111654045.7

    申请日:2021-12-30

    Abstract: 本发明涉及一种测量相位噪声的系统和方法,该系统包括检相电路、负反馈电路、第一开关、第二开关、第三开关、数模转换器、第一模数转换器、存储器和上位机;被测源、压控振荡器和检相器相连,构成检相电路;上位机数与模转换器相连输出白噪声信号;白噪声信号通过第一模数转换器输入到上位机;上位机获取第一电压;白噪声信号输入到压控振荡器,上位机获取第二电压;白噪声信号未输入到压控振荡器,上位机获取第三电压。本发明获取白噪声通过锁相环电路的功率谱密度,并结合白噪声信号的功率谱密度获取锁相环电路对相位噪声获取带来的环路误差,根据环路误差对相位噪声测量值进行补偿,消除了锁相环电路带来的误差,补偿后的获取结果更准确。

    基于FPGA的互相关运算器、处理方法和信号处理系统

    公开(公告)号:CN114415933B

    公开(公告)日:2024-03-29

    申请号:CN202111644624.3

    申请日:2021-12-29

    Abstract: 本发明涉及一种基于FPGA的互相关运算器、处理方法和信号处理系统,所述基于FPGA的互相关运算器包括:获取模块、降采样模块和快速傅立叶变换运算模块,本发明所述的互相关运算器能够替代传统的DSP芯片来实现互相关处理,解决现有国产相噪测试仪器、难以满足应用要求的问题,同时针对FPGA片内乘法器资源相对宝贵的特点,利用FFT变换的性质,对双通道AD采集数据做特殊处理,实现所需乘法器减半,以满足大规模数据计算的需求。

    基于FPGA的互相关运算器、处理方法和信号处理系统

    公开(公告)号:CN114415933A

    公开(公告)日:2022-04-29

    申请号:CN202111644624.3

    申请日:2021-12-29

    Abstract: 本发明涉及一种基于FPGA的互相关运算器、处理方法和信号处理系统,所述基于FPGA的互相关运算器包括:获取模块、降采样模块和快速傅立叶变换运算模块,本发明所述的互相关运算器能够替代传统的DSP芯片来实现互相关处理,解决现有国产相噪测试仪器、难以满足应用要求的问题,同时针对FPGA片内乘法器资源相对宝贵的特点,利用FFT变换的性质,对双通道AD采集数据做特殊处理,实现所需乘法器减半,以满足大规模数据计算的需求。

Patent Agency Ranking