-
公开(公告)号：CN113656330B
公开(公告)日：2022-02-15
申请号：CN202111218393.X
申请日：2021-10-20
Applicant: 北京微核芯科技有限公司
IPC: G06F12/06 , G06F12/0806
Abstract: 本发明提供一种确定访问地址的方法和装置，属于电子技术领域。所述方法包括：接收访存指令，所述访存指令用于指示基地址和偏移量；获取所述基地址的高位地址和低位地址，所述低位地址与目标地址的索引Index和块内偏移BlockOffset的位置相对应，所述高位地址与所述目标地址的标签Tag的位置相对应；根据所述基地址的低位地址和所述偏移量，确定进位结果和所述目标地址的低位地址；根据预设的高位计算规则，对所述基地址的高位地址进行计算，确定多个预计算结果；根据所述进位结果和偏移量的符号信息，在所述多个预计算结果中，确定所述目标地址的高位地址；对所述目标地址所指示的位置执行所述访存指令对应的访存操作。
-
公开(公告)号：CN113778526A
公开(公告)日：2021-12-10
申请号：CN202111336298.X
申请日：2021-11-12
Applicant: 北京微核芯科技有限公司
Abstract: 本发明提供一种基于Cache的流水线的执行方法及装置，涉及微电子领域，Cache的Data SRAM阵列内部设置有数据选择器，该方法包括：执行第一流水级，接收访存指令，进行访问地址的计算；执行第二流水级，根据访问地址确定hit信号，将hit信号进行锁存；执行第三流水级，基于锁存的hit信号，通过数据选择器从Data SRAM阵列内部选出Data Block，并将命中路的Data Block送出Data SRAM阵列；执行第四流水级，基于Data Block对应的Block Offset，获取所需数据写回。采用本发明，可以实现减少大位宽长走线通道数量、减小面积、降低访问延时的技术效果。
-
公开(公告)号：CN113377334B
公开(公告)日：2021-11-02
申请号：CN202110938937.3
申请日：2021-08-16
Applicant: 北京微核芯科技有限公司
IPC: G06F7/57
Abstract: 本申请提出一种浮点数据处理方法及装置，方法包括：当浮点数据由除浮点运算部件和浮点寄存器堆部件之外的部件输入至浮点寄存器堆部件时，对所述浮点数据进行拆分处理以将所述浮点数据的格式由浮点原始格式转换为浮点内部格式；其中，浮点内部格式下浮点数据所指示的数值与浮点原始格式下浮点数据所指示的数值相等；利用浮点运算部件对浮点寄存器堆部件中格式为浮点内部格式的浮点数据进行浮点运算以得到运算结果，所述运算结果的格式为浮点内部格式，以及，所述浮点运算部件在对浮点数据进行运算时，所述浮点数据的格式均为浮点内部格式。本申请提供的方法效率较高、成本较低、复杂度较低、且可兼容多种浮点格式、处理效率也较高。
-
公开(公告)号：CN113656330A
公开(公告)日：2021-11-16
申请号：CN202111218393.X
申请日：2021-10-20
Applicant: 北京微核芯科技有限公司
IPC: G06F12/06 , G06F12/0806
Abstract: 本发明提供一种确定访问地址的方法和装置，属于电子技术领域。所述方法包括：接收访存指令，所述访存指令用于指示基地址和偏移量；获取所述基地址的高位地址和低位地址，所述低位地址与目标地址的索引Index和块内偏移BlockOffset的位置相对应，所述高位地址与所述目标地址的标签Tag的位置相对应；根据所述基地址的低位地址和所述偏移量，确定进位结果和所述目标地址的低位地址；根据预设的高位计算规则，对所述基地址的高位地址进行计算，确定多个预计算结果；根据所述进位结果和偏移量的符号信息，在所述多个预计算结果中，确定所述目标地址的高位地址；对所述目标地址所指示的位置执行所述访存指令对应的访存操作。
-
公开(公告)号：CN112558889B
公开(公告)日：2021-05-28
申请号：CN202110214197.9
申请日：2021-02-26
Applicant: 北京微核芯科技有限公司
Abstract: 本发明涉及一种基于SEDRAM的堆叠式Cache系统、控制方法和Cache装置，该堆叠式Cache系统集成于多层键合晶圆，并包括高速缓冲存储器、Cache控制器及SEDRAM控制器；多层键合晶圆包括存储晶圆结构和处理器晶圆结构；SEDRAM单元集成于存储晶圆结构中的每一层存储晶圆中，并用作高速缓冲存储器的存储空间；处理器晶圆结构集成有CPU、Cache控制器、SEDRAM控制器及内存控制器。上述Cache系统采用集成于存储晶圆结构每一层存储晶圆的SEDRAM单元作为高速缓冲存储器的存储空间，可以极大地提高高速缓冲存储器的容量和带宽，提高高速缓冲存储器的命中率，加快热点数据的读取速度，提升CPU内部读取数据的命中率，同时还可以节省处理器芯片的存储资源。
-
Patent Agency Ranking
公开(公告)号：CN112527239B
公开(公告)日：2021-05-07
申请号：CN202110182926.7
申请日：2021-02-10
Applicant: 北京微核芯科技有限公司
IPC: G06F7/483
Abstract: 本申请提出一种浮点数据处理方法及装置，方法包括：当浮点数据由除浮点运算部件和浮点寄存器堆部件之外的部件输入至浮点寄存器堆部件时，对所述浮点数据进行第一处理以将所述浮点数据的格式由浮点原始格式转换为浮点内部格式；其中，浮点内部格式下浮点数据所指示的数值与浮点原始格式下浮点数据所指示的数值相等；利用浮点运算部件对浮点寄存器堆部件中格式为浮点内部格式的浮点数据进行浮点运算以得到运算结果，所述运算结果的格式为浮点内部格式，以及，所述浮点运算部件在对浮点数据进行运算时，所述浮点数据的格式均为浮点内部格式。本申请提供的方法效率较高、成本较低、复杂度较低。
-
公开(公告)号：CN113722244B
公开(公告)日：2022-02-22
申请号：CN202111285507.2
申请日：2021-11-02
Applicant: 北京微核芯科技有限公司
IPC: G06F12/0844 , G06F12/0862
Abstract: 本公开提供一种高速缓存结构、访问方法和电子设备。该高速缓存结构的物理组织形式为，深度为2n×M项，位宽为N/2n，M、N和n为自然数。该高速缓存结构被构造为，在向该高速缓存结构写数据时，对2n个物理Cache行执行数据写操作，以及在从该高速缓存结构读数据时，一次对一个物理Cache行执行数据读操作、即N/2n个比特。采用本公开的高速缓存结构，会降低高速缓存的面积，从而降低成本，提高高速缓存的访问速度。
-
公开(公告)号：CN113703690B
公开(公告)日：2022-02-22
申请号：CN202111259528.7
申请日：2021-10-28
Applicant: 北京微核芯科技有限公司
Abstract: 公开了一种处理器单元、访问内存的方法、计算机主板和计算机系统。该处理器单元包括缓存控制器、片内缓存、第一内存控制器、第二内存控制器和第一SEDRAM接口，其中片内缓存、第一内存控制器和第二内存控制器均与缓存控制器连接，第一内存控制器与第一SEDRAM接口连接，第一SEDRAM接口用于连接用作第一内存的第一SEDRAM存储器，第二内存控制器用于连接用作第二内存的板载内存。根据本公开的实施方式，CPU和内存之间的数据读写速率得以改善，从而能够提供CPU的计算速率。
-
公开(公告)号：CN113656331A
公开(公告)日：2021-11-16
申请号：CN202111218397.8
申请日：2021-10-20
Applicant: 北京微核芯科技有限公司
IPC: G06F12/06 , G06F12/0806
Abstract: 本发明提供一种基于高低位的确定访问地址的方法和装置，属于电子技术领域。方法包括：接收用于指示基地址和偏移量的访存指令；获取基地址的高、低位地址，低位地址与目标地址的索引Index和块内偏移BlockOffset的位置相对应，高位地址与目标地址的标签Tag的位置相对应；获取偏移量的高、低位地址；根据基地址的低位地址和偏移量的低位地址，确定进位结果和目标地址的低位地址；根据预设的高位计算规则，基于基地址的高位地址和偏移量的高位地址，以及进位结果，确定所述目标地址的高位地址；对目标地址所指示的位置执行访存指令对应的访存操作。采用本发明，可以提高对访存指令的处理效率。
-
公开(公告)号：CN112558889A
公开(公告)日：2021-03-26
申请号：CN202110214197.9
申请日：2021-02-26
Applicant: 北京微核芯科技有限公司
Abstract: 本发明涉及一种基于SEDRAM的堆叠式Cache系统、控制方法和Cache装置，该堆叠式Cache系统集成于多层键合晶圆，并包括高速缓冲存储器、Cache控制器及SEDRAM控制器；多层键合晶圆包括存储晶圆结构和处理器晶圆结构；SEDRAM单元集成于存储晶圆结构中的每一层存储晶圆中，并用作高速缓冲存储器的存储空间；处理器晶圆结构集成有CPU、Cache控制器、SEDRAM控制器及内存控制器。上述Cache系统采用集成于存储晶圆结构每一层存储晶圆的SEDRAM单元作为高速缓冲存储器的存储空间，可以极大地提高高速缓冲存储器的容量和带宽，提高高速缓冲存储器的命中率，加快热点数据的读取速度，提升CPU内部读取数据的命中率，同时还可以节省处理器芯片的存储资源。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.022 seconds)
