-
公开(公告)号：CN119252302A
公开(公告)日：2025-01-03
申请号：CN202411757828.1
申请日：2024-12-03
Applicant: 北京微核芯科技有限公司
IPC: G11C11/418 , G11C11/419
Abstract: 本发明涉及处理器技术领域，提供一种伪双端口静态随机存取存储器SRAM，该伪双端口SRAM对外有两个端口，分别用于读取数据和写入数据，内部由三块单端口SRAM，一个地址映射表，三个全相联映射的数据有效寄存器和三个空闲地址寄存器组成，本发明各实施例提供的结构中SRAM占用的面积更小，可以兼顾时序和面积。
-
公开(公告)号：CN119252302B
公开(公告)日：2025-02-25
申请号：CN202411757828.1
申请日：2024-12-03
Applicant: 北京微核芯科技有限公司
IPC: G11C11/418 , G11C11/419
Abstract: 本发明涉及处理器技术领域，提供一种伪双端口静态随机存取存储器SRAM，该伪双端口SRAM对外有两个端口，分别用于读取数据和写入数据，内部由三块单端口SRAM，一个地址映射表，三个全相联映射的数据有效寄存器和三个空闲地址寄存器组成，本发明各实施例提供的结构中SRAM占用的面积更小，可以兼顾时序和面积。
-
公开(公告)号：CN119271276A
公开(公告)日：2025-01-07
申请号：CN202411805670.0
申请日：2024-12-10
Applicant: 北京微核芯科技有限公司
IPC: G06F9/30
Abstract: 本发明涉及处理器技术领域，并提供一种基于奇偶调度和分配的处理器结构、芯片及电子设备，本发明提供的基于奇偶调度和分配的处理器结构，在重命名阶段将空闲物理寄存器堆分成奇、偶两部分，按照指令类型来确定当前一笔重命名到底是分配奇物理寄存器还是偶物理寄存器，本发明提供的实施例可以将寄存器堆的写端口减少一半，配合寄存器分配均衡算法，有效地进行物理寄存器分配和指令调度。
-
公开(公告)号：CN119271276B
公开(公告)日：2025-03-28
申请号：CN202411805670.0
申请日：2024-12-10
Applicant: 北京微核芯科技有限公司
IPC: G06F9/30
Abstract: 本发明涉及处理器技术领域，并提供一种基于奇偶调度和分配的处理器结构、芯片及电子设备，本发明提供的基于奇偶调度和分配的处理器结构，在重命名阶段将空闲物理寄存器堆分成奇、偶两部分，按照指令类型来确定当前一笔重命名到底是分配奇物理寄存器还是偶物理寄存器，本发明提供的实施例可以将寄存器堆的写端口减少一半，配合寄存器分配均衡算法，有效地进行物理寄存器分配和指令调度。
-
-
-
Search Results
4
records
(took 0.025 seconds)
