公开(公告)号：CN117521587A

公开(公告)日：2024-02-06

申请号：CN202410009452.X

申请日：2024-01-03

Applicant: 北京开源芯片研究院

Inventor： 缪宇飏 ,  余子濠 ,  刘彤 ,  解壁伟

IPC: G06F30/392 ,  G06F30/327 ,  G06F30/3308 ,  G06F30/3312 ,  G06F30/394 ,  G06F30/396 ,  G06F30/398 ,  G06F115/02

Abstract: 本发明实施例提供一种系统级芯片的设计方法、装置、电子设备及存储介质，涉及计算机技术领域，该方法包括：获取用户提交的IP设计代码、配置参数，以及所述用户选择的SoC代码模板和版图模板；根据所述配置参数，在所述SoC代码模板中插入所述IP设计代码，得到SoC代码；利用仿真工具将所述SoC代码转换为电路级模型，并对所述电路级模型进行功能验证；在所述电路级模型通过功能验证的情况下，生成所述SoC代码对应的目标子版图；基于芯片设计规范，将所述目标子版图与所述版图模板中的其他子版图进行合并，得到目标版图。本发明实施例可以实现数字芯片的敏捷设计，提升芯片设计效率。

公开(公告)号：CN117521587B

公开(公告)日：2024-04-05

申请号：CN202410009452.X

申请日：2024-01-03

Applicant: 北京开源芯片研究院

Inventor： 缪宇飏 ,  余子濠 ,  刘彤 ,  解壁伟

IPC: G06F30/392 ,  G06F30/327 ,  G06F30/3308 ,  G06F30/3312 ,  G06F30/394 ,  G06F30/396 ,  G06F30/398 ,  G06F115/02

Abstract: 本发明实施例提供一种系统级芯片的设计方法、装置、电子设备及存储介质，涉及计算机技术领域，该方法包括：获取用户提交的IP设计代码、配置参数，以及所述用户选择的SoC代码模板和版图模板；根据所述配置参数，在所述SoC代码模板中插入所述IP设计代码，得到SoC代码；利用仿真工具将所述SoC代码转换为电路级模型，并对所述电路级模型进行功能验证；在所述电路级模型通过功能验证的情况下，生成所述SoC代码对应的目标子版图；基于芯片设计规范，将所述目标子版图与所述版图模板中的其他子版图进行合并，得到目标版图。本发明实施例可以实现数字芯片的敏捷设计，提升芯片设计效率。