-
公开(公告)号:CN115658455B
公开(公告)日:2023-03-21
申请号:CN202211564283.3
申请日:2022-12-07
Applicant: 北京开源芯片研究院
Inventor: 周耀阳
IPC: G06F11/34 , G06F30/327 , G06F30/33
Abstract: 本发明实施例提供一种处理器性能评估方法、装置、电子设备及可读存储介质,该方法包括:获取目标程序对应的分支预测组件的第一性能曲线和所述目标程序对应的缓存组件的第二性能曲线;根据第一性能曲线确定所述目标程序对应的分支预热长度,并根据所述第二性能曲线确定所述目标程序对应的缓存预热长度;基于所述分支预热长度和所述缓存预热长度生成所述目标程序的预热画像;根据所述预热画像分别对所述缓存组件和所述分支预测组件进行预热处理,得到所述缓存组件对应的第一状态信息和所述分支预测组件对应的第二状态信息;基于所述第一状态信息和所述第二状态信息对所述待测处理器进行仿真,得到所述待测处理器执行所述目标程序时的性能数据。
-
公开(公告)号:CN115658455A
公开(公告)日:2023-01-31
申请号:CN202211564283.3
申请日:2022-12-07
Applicant: 北京开源芯片研究院
Inventor: 周耀阳
IPC: G06F11/34 , G06F30/327 , G06F30/33
Abstract: 本发明实施例提供一种处理器性能评估方法、装置、电子设备及可读存储介质,该方法包括:获取目标程序对应的分支预测组件的第一性能曲线和所述目标程序对应的缓存组件的第二性能曲线;根据第一性能曲线确定所述目标程序对应的分支预热长度,并根据所述第二性能曲线确定所述目标程序对应的缓存预热长度;基于所述分支预热长度和所述缓存预热长度生成所述目标程序的预热画像;根据所述预热画像分别对所述缓存组件和所述分支预测组件进行预热处理,得到所述缓存组件对应的第一状态信息和所述分支预测组件对应的第二状态信息;基于所述第一状态信息和所述第二状态信息对所述待测处理器进行仿真,得到所述待测处理器执行所述目标程序时的性能数据。
-
公开(公告)号:CN119782206A
公开(公告)日:2025-04-08
申请号:CN202510262559.X
申请日:2025-03-06
Applicant: 北京开源芯片研究院
IPC: G06F12/0811
Abstract: 本申请提供了一种预取数据的预测方法、装置、电子设备及计算机可读存储介质,包括:接收访存请求,以及获取二级缓存的已存储数据,并根据与访存请求对应的访存数据和已存储数据的比较结果,确定第一训练数据,提取第一训练数据的虚拟地址,并根据第一训练数据的虚拟地址和第一偏移列表中包括的虚拟地址偏移量,计算每个虚拟地址偏移量对应的分数,根据分数选出目标虚拟地址偏移量,并根据第一训练数据的虚拟地址、目标虚拟地址偏移量,以及虚拟地址与物理地址的映射关系,确定第一物理地址,并将第一物理地址对应的数据作为针对后续访问请求的预测的第二预取数据。可以从根本上消除跨页的问题,增加数据成功预取的概率。
-
公开(公告)号:CN118468798B
公开(公告)日:2024-10-01
申请号:CN202410931327.4
申请日:2024-07-11
Applicant: 北京开源芯片研究院
IPC: G06F30/392 , G06F30/398
Abstract: 本发明实施例提供一种检查点的生成方法、装置、电子设备及存储介质,涉及计算机技术领域,该方法包括:获取多核处理器中每个处理器核对应的同步阈值;所述同步阈值用于指示所述处理器核实现与其他处理器核的状态同步需要执行的指令数;根据所述同步阈值控制每个处理器核分别进入同步状态;在所述多核处理器中的各个处理器核均进入同步状态之后,控制所述各个处理器核继续执行指令;在每个处理器核达到检查点生成周期后,生成检查点,并将所述检查点保存至外设地址空间中,以供软件仿真器读取所述检查点并进行仿真。本发明实施例实现了检查点技术在多核处理器上的应用,有利于提升硅前对多核系统的正确性评估的效率。
-
公开(公告)号:CN118468798A
公开(公告)日:2024-08-09
申请号:CN202410931327.4
申请日:2024-07-11
Applicant: 北京开源芯片研究院
IPC: G06F30/392 , G06F30/398
Abstract: 本发明实施例提供一种检查点的生成方法、装置、电子设备及存储介质,涉及计算机技术领域,该方法包括:获取多核处理器中每个处理器核对应的同步阈值;所述同步阈值用于指示所述处理器核实现与其他处理器核的状态同步需要执行的指令数;根据所述同步阈值控制每个处理器核分别进入同步状态;在所述多核处理器中的各个处理器核均进入同步状态之后,控制所述各个处理器核继续执行指令;在每个处理器核达到检查点生成周期后,生成检查点,并将所述检查点保存至外设地址空间中,以供软件仿真器读取所述检查点并进行仿真。本发明实施例实现了检查点技术在多核处理器上的应用,有利于提升硅前对多核系统的正确性评估的效率。
-
-
-
-