-
公开(公告)号:CN104363674A
公开(公告)日:2015-02-18
申请号:CN201410528687.6
申请日:2014-10-09
Applicant: 北京广厦网络技术股份公司 , 北京邮电大学
IPC: H05B37/02
Abstract: 本发明提供一种LED光源驱动电路,包括:运放电路、无失真驱动电路、预失真驱动电路和直流偏置电路;所述运放电路用于放大原始电压信号,并将放大后的电压信号分别输出至所述无失真驱动电路和所述预失真驱动电路;所述无失真驱动电路根据接收的放大后的电压信号,输出交流电流信号至所述直流偏置电路;所述预失真驱动电路根据接收的放大后的电压信号,输出高频部分的交流电流信号至所述直流偏置电路;上述两路驱动电路输出的信号叠加输入至所述直流偏置电路,与输入的直流电压结合,输出至LED光源,解决了LED光源对高频信号的响应性能不佳的问题,同时提高了LED光源的通信速率。
-
公开(公告)号:CN104363674B
公开(公告)日:2019-04-12
申请号:CN201410528687.6
申请日:2014-10-09
Applicant: 北京广厦网络技术股份公司 , 北京邮电大学
IPC: H05B37/02
Abstract: 本发明提供一种LED光源驱动电路,包括:运放电路、无失真驱动电路、预失真驱动电路和直流偏置电路;所述运放电路用于放大原始电压信号,并将放大后的电压信号分别输出至所述无失真驱动电路和所述预失真驱动电路;所述无失真驱动电路根据接收的放大后的电压信号,输出交流电流信号至所述直流偏置电路;所述预失真驱动电路根据接收的放大后的电压信号,输出高频部分的交流电流信号至所述直流偏置电路;上述两路驱动电路输出的信号叠加输入至所述直流偏置电路,与输入的直流电压结合,输出至LED光源,解决了LED光源对高频信号的响应性能不佳的问题,同时提高了LED光源的通信速率。
-
公开(公告)号:CN116846530B
公开(公告)日:2024-03-19
申请号:CN202310777522.1
申请日:2023-06-29
Applicant: 北京邮电大学 , 中国联合网络通信有限公司研究院
Abstract: 本发明提供一种基于全网时钟频率同步的光交换网络、数据发送及接收方法,基于全局网络控制器提供全网物理层的时钟同步,实现网络内的全部节点工作在同一时钟频率上,借助统一的时钟频率驱动的发送端和接收端,保证接收端接收到的信号所包含的时钟频率信息和接收端驱动时钟数据恢复的时钟频率信息在较小的偏差范围内,以实现在时钟数据恢复过程中极大缩减了所需的锁定时间,进而保证了频率恢复时间的缩减,实现了快速CDR。不需要在器件层进行耗费巨大的改动和设计,不需要部署高成本的模块,极大节约了成本。
-
公开(公告)号:CN116996796B
公开(公告)日:2023-12-22
申请号:CN202311261223.9
申请日:2023-09-27
Applicant: 北京邮电大学 , 中国联合网络通信有限公司研究院
IPC: H04Q11/00
Abstract: 本发明提供一种基于交错啁啾阵列的阵列波导光栅路由器及光路由方法,在阵列波导光栅路由器中引入交错啁啾阵列结构,将波长设定整数倍作为公差,设置交错啁啾阵列波导中各阵列波导长度在按照所述公差递增的基础上,对各阵列波导交错延长波导长度,使光通过被延长的波导时偏转90°,同时增大自由光谱范围,能够更好地接收衍射场能量,使得AWGR的最小插入损耗大幅减小。实现了不以牺牲最小插入损耗为代价,提高损耗非均匀性。
-
公开(公告)号:CN116996796A
公开(公告)日:2023-11-03
申请号:CN202311261223.9
申请日:2023-09-27
Applicant: 北京邮电大学 , 中国联合网络通信有限公司研究院
IPC: H04Q11/00
Abstract: 本发明提供一种基于交错啁啾阵列的阵列波导光栅路由器及光路由方法,在阵列波导光栅路由器中引入交错啁啾阵列结构,将波长设定整数倍作为公差,设置交错啁啾阵列波导中各阵列波导长度在按照所述公差递增的基础上,对各阵列波导交错延长波导长度,使光通过被延长的波导时偏转90°,同时增大自由光谱范围,能够更好地接收衍射场能量,使得AWGR的最小插入损耗大幅减小。实现了不以牺牲最小插入损耗为代价,提高损耗非均匀性。
-
公开(公告)号:CN116846530A
公开(公告)日:2023-10-03
申请号:CN202310777522.1
申请日:2023-06-29
Applicant: 北京邮电大学 , 中国联合网络通信有限公司研究院
Abstract: 本发明提供一种基于全网时钟频率同步的光交换网络、数据发送及接收方法,基于全局网络控制器提供全网物理层的时钟同步,实现网络内的全部节点工作在同一时钟频率上,借助统一的时钟频率驱动的发送端和接收端,保证接收端接收到的信号所包含的时钟频率信息和接收端驱动时钟数据恢复的时钟频率信息在较小的偏差范围内,以实现在时钟数据恢复过程中极大缩减了所需的锁定时间,进而保证了频率恢复时间的缩减,实现了快速CDR。不需要在器件层进行耗费巨大的改动和设计,不需要部署高成本的模块,极大节约了成本。
-
-
-
-
-