-
公开(公告)号：CN119024744A
公开(公告)日：2024-11-26
申请号：CN202411112967.9
申请日：2024-08-14
Applicant: 北京广利核系统工程有限公司
IPC: G05B19/042
Abstract: 本申请提供了一种模拟系统、试验系统及试验方法，在模拟系统中，通讯单元的通信方式和采集板卡的设定传输电路用于在试验设备和模拟系统之间进行数据传输时，减少试验设备和模拟系统之间的物理连接的数量，可以减少人工手动进行接线的数量，缩短试验的整体时间，提高试验的效率。并且，可以降低人工操作的复杂性与潜在错误风险，提高试验结果的准确性。
-
公开(公告)号：CN114333281A
公开(公告)日：2022-04-12
申请号：CN202210009416.4
申请日：2022-01-05
Applicant: 北京广利核系统工程有限公司
IPC: G08C17/02
Abstract: 本申请公开了一种模拟控制信号的信号传递链路，其包括多个依次连接的功能模块和多条逻辑母线，其中每个功能模块包括一个逻辑单元，逻辑单功能模块设置第一信号输入端、第一信号输出端和多个公用信号端口。逻辑单元通过第一信号输入端和第一信号输出端实现级联；多条逻辑母线中每个逻辑母线与多个公用信号端口中对应的公用信号端口连接，多个公用信号端口基于逻辑配置指令择一与逻辑单元连接，可以实现选定逻辑单元之间的逻辑连接。通过上述设计，功能模块之间仅通过级联和逻辑母线即可完成信号传递链路的构建，接线简单明了，在需要时仅通过配置逻辑单元与逻辑母线之间的连接即可满足设计变更的需要，从而降低了接线调整难度。
-
公开(公告)号：CN107423054B
公开(公告)日：2021-03-19
申请号：CN201710512792.4
申请日：2017-06-29
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
Abstract: 本发明属于自动化控制的技术领域，要解决的技术问题是提供一种能够自主控制不受第三方限制的基于FPGA的自定义图形化算法组态装置、系统和方法；所述装置包括：自定义的图形库，设置成包括表征所述FPGA逻辑运算的图形块；自定义的算法库，设置成包括与所述自定义的图形库中每个图形块对应的算法块；图形化组态模块，设置成能够调用所述自定义的图形库中的图形块，进行自定义算法组态；图形逻辑关系识别模块，设置成分析所述图形化组态模块中自定义图形算法组态的关系，获取所述算法的逻辑关系；代码生成模块，基于所述图形逻辑关系识别模块获取的所述算法的逻辑关系，调用所述自定义的算法库中的算法块，生成机器语言代码。
-
公开(公告)号：CN106547260B
公开(公告)日：2019-03-08
申请号：CN201610943046.6
申请日：2016-10-26
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
IPC: G05B19/418 , G05B19/042
Abstract: 本发明属于核电站仪控系统的技术领域，尤其涉及一种仪控系统中的通信方法、仪控系统用通信装置及仪控系统；本发明实施例提供的通信方法包括：人机界面装置接收基于FPGA的控制器的数据过程，该接收数据过程包括：从至少一个所述基于FPGA的控制器中接收的第一类型数据，并且将所述第一类型数据和目的MAC地址、源MAC地址一起封装成以太网能够识别的第二类型数据；将所述第二类型数据发送至所述人机界面装置的数据端口，并将所述第二类型数据中的第一类型数据解析出来，并将解析出来的第一类型数据写入所述人机界面装置中的实时数据库单元；这样能够将仪控系统中大量数据，高精度地实现在基于FPGA的控制器和人机界面装置之间进行通信。
-
公开(公告)号：CN104966538B
公开(公告)日：2018-12-21
申请号：CN201510294269.X
申请日：2015-06-02
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
IPC: G21D3/06
Abstract: 本发明公开了一种基于FPGA技术的核电站仪控系统，包括主处理板卡MPU、测试服务板卡TSU、m个输入板卡、n个输出板卡和β个网络通信板卡NCU，m≥1，n≥1，β≥1；所述主处理板卡MPU、网络通信板卡NCU、输入板卡和输出板卡，通过测试功能通信总线LinkT连接至所述测试服务板卡TSU；所述输入板卡和所述输出板卡通过IO数据冗余通信总线与所述板卡MPU相连。本发明降低安全功能总线的网络负荷，实现方式容易，整体的研发成本低，物料成本也相对较低，而且满足核电站的多样性系统需求。功能独立性更明显，可靠性增强。处理速度更快，响应时间更短，具有更好的安全性。
-
Patent Agency Ranking
公开(公告)号：CN105955870B
公开(公告)日：2018-10-19
申请号：CN201610346559.9
申请日：2016-05-24
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
Abstract: 本发明提出了一种FPGA运行状态的监测系统，包括内部处理模块和外部看门狗电路模块，其特征在于，所述内部处理模块包括工作时钟域和诊断时钟域，所述工作时钟域包括功能诊断模块，所述诊断时钟域包括工作时钟诊断模块、内部看门狗模块和分级处理模块。本发明为双时钟域设计，故障可分级处理，不必所有故障都复位FPGA整体工作时钟域，提高了系统的可用性。
-
公开(公告)号：CN105244065B
公开(公告)日：2017-12-05
申请号：CN201510587939.7
申请日：2015-09-16
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
IPC: G21D3/06
CPC classification number: Y02E30/40
Abstract: 本发明公开了一种基于FPGA技术的核电站DCS控制站架构，包括应用单元和平台单元；所述应用单元连接平台单元；所述应用单元包括算法组态模块及设备组态参数整定模块；所述算法组态模块为AFPGA；所述设备组态参数整定模块为EEPROM；所述平台单元包括主处理单元板卡MPU、网络通信板卡NCU及输入输出IO板卡；所述主处理单元板卡MPU包括维护接口和GFPGA；所述网络通信板卡NCU和输入输出IO板卡分别连接主处理单元板卡MPU。本发明既保留了传统DCS的优势，整个系统均由主处理单元统一配置、管理、调度，有较强的易用性，同时又融入了FPGA的技术优势，并行处理，处理速度快。
-
公开(公告)号：CN105955870A
公开(公告)日：2016-09-21
申请号：CN201610346559.9
申请日：2016-05-24
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
CPC classification number: G06F11/3013 , G06F11/3055 , G06F11/3419
Abstract: 本发明提出了一种FPGA运行状态的监测系统，包括内部处理模块和外部看门狗电路模块，其特征在于，所述内部处理模块包括工作时钟域和诊断时钟域，所述工作时钟域包括功能诊断模块，所述诊断时钟域包括工作时钟诊断模块、内部看门狗模块和分级处理模块。本发明为双时钟域设计，故障可分级处理，不必所有故障都复位FPGA整体工作时钟域，提高了系统的可用性。
-
公开(公告)号：CN105353671A
公开(公告)日：2016-02-24
申请号：CN201510674653.2
申请日：2015-10-19
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
IPC: G05B19/042
CPC classification number: G05B19/0423 , G05B2219/25232
Abstract: 为了解决现有技术中基于CPU架构的控制原理，直接应用到利用FPGA控制器中变量强制和释放的技术方案，存在的成本和系统复杂度等技术问题，本发明提供一种能够快速完成变量强制/释放、且不增加硬件成本的核电站仪控系统的变量强制和释放装置及方法；该装置包括：变量强制模块，变量释放模块，强制变量存储区域，MNET协议模块，逻辑运算模块；以及位于逻辑运算模块和强制变量存储区域之间的多路选择模块，多路选择模块用于将强制变量存储区域中的至少一种强制和/或释放变量通过并联信号的方式传输至逻辑运算模块。
-
公开(公告)号：CN117872100A
公开(公告)日：2024-04-12
申请号：CN202410044778.6
申请日：2024-01-11
Applicant: 北京广利核系统工程有限公司
IPC: G01R31/317 , G01R31/3185 , G01R31/28
Abstract: 本申请实施例提供了一种快速试验系统及方法，包括试验控制模块以及定时器板卡，其中，定时器板卡包括时钟源、多个分频器、以及时钟切换模块。时钟源与各个分频器依序串联，时钟切换模块的时钟信号输入端分别与至少两个分频器的输出端相连，时钟切换模块的控制信号输入端与试验控制模块的第一输出端相连。试验控制模块用于通过第一输出端输出第一控制信号，第一控制信号用于指示基准时钟信号。时钟源用于发出原始时钟信号，分频器用于将接收的时钟信号进行分频操作后输出分频后的时钟信号。时钟切换模块用于通过控制信号输入端接收第一控制信号，基于第一控制信号控制时钟信号输入端接收基准时钟信号，并通过基准时钟输出端输出基准时钟信号。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.048 seconds)
