公开(公告)号：CN105025296B

公开(公告)日：2018-02-23

申请号：CN201410183605.9

申请日：2014-04-30

Applicant: 北京大学

Inventor： 贾惠柱 ,  马盼 ,  李源 ,  刘捷 ,  解晓东 ,  高文 ,  黄铁军

IPC: H04N19/21 ,  H04N19/436 ,  H04N19/433 ,  H04N19/176

Abstract: 本发明公开了一种高级算术编码器及其实现方法，属于数字视频编解码技术领域。该编码器的整体结构采用并行高效设计，其中三层状态机控制机制是根据码流层级结构采用三层状态机控制编码过程；参考数据统一处理技术是在编码当前宏块时，将部分语法元素处理为更加简单的中间形式，存入Line Buffer，供后续编码宏块作为参考直接使用而无须再次处理，以减少逻辑电路开销；算法结构并行优化是根据特定算法，采用并行优化处理，缩短处理时间；概率模型存取管理机制是针对本发明高效编码的特点而设计的存取控制方法，采用RAM和Local Buffer结合的两级存储方式，缩短对概率模型管理的存取时间；算术编码部分采用流水的方式进行处理，减少反馈时间，提高数据的处理速度。

公开(公告)号：CN105025296A

公开(公告)日：2015-11-04

申请号：CN201410183605.9

申请日：2014-04-30

Applicant: 北京大学

Inventor： 贾惠柱 ,  马盼 ,  李源 ,  刘捷 ,  解晓东 ,  高文 ,  黄铁军

IPC: H04N19/21 ,  H04N19/436 ,  H04N19/433 ,  H04N19/176

Abstract: 本发明公开了一种高级算术编码器及其实现方法，属于数字视频编解码技术领域。该编码器的整体结构采用并行高效设计，其中三层状态机控制机制是根据码流层级结构采用三层状态机控制编码过程；参考数据统一处理技术是在编码当前宏块时，将部分语法元素处理为更加简单的中间形式，存入Line Buffer，供后续编码宏块作为参考直接使用而无须再次处理，以减少逻辑电路开销；算法结构并行优化是根据特定算法，采用并行优化处理，缩短处理时间；概率模型存取管理机制是针对本发明高效编码的特点而设计的存取控制方法，采用RAM和Local Buffer结合的两级存储方式，缩短对概率模型管理的存取时间；算术编码部分采用流水的方式进行处理，减少反馈时间，提高数据的处理速度。