公开(公告)号：CN119363115A

公开(公告)日：2025-01-24

申请号：CN202411499994.6

申请日：2024-10-25

Applicant: 北京大学

Inventor： 蔡一茂 ,  项文灏 ,  胡伟 ,  陈卓雅 ,  王宗巍 ,  王宇飞 ,  赵仕耿 ,  宋晨静

IPC: H03M1/12 ,  H03L7/085 ,  H03L7/18 ,  H03L7/099

Abstract: 本发明公开了一种基于锁相环的模数转换实现方法，属于CMOS集成电路技术领域。本发明利用在电路中增加的锁相环，通过合理调节输入输出关系，以及在压控振荡器和锁相环电路之间对信号进行校正，可以在较大输入范围内保证整体电路的线性度，具有更高的稳定性；同时借助锁相环中的分频器缓解后续计数器的压力，得到更数字化的电路。且采用本发明可以通过查看锁相环中压控振荡器的输入信号电压变化来准确判断输出信号频率达到稳定的时间。

公开(公告)号：CN119171907A

公开(公告)日：2024-12-20

申请号：CN202411317889.6

申请日：2024-09-20

Applicant: 北京大学

Inventor： 蔡一茂 ,  陈卓雅 ,  王宗巍 ,  杨韵帆 ,  傅云义 ,  黄如

IPC: H03M1/00 ,  H03M1/38 ,  G06F15/78

Abstract: 本发明公开了一种共用参考电压的多步模数转换器及其运算方法，属于半导体CMOS超大规模集成电路中的存内计算技术领域。本发明提出来的RS‑ADC单步输出N1比特，一共用N2步完成N比特的量化，采用的NREF产生单元可以在多个ADC之间进行共用，相较于N比特的Flash‑ADC来说，灵敏放大器的数量由2N‑1减少至#imgabs0#相较于N比特的SAR‑ADC来说，本发明仅需要一个Boost电容，且将比较周期缩短至N2步#imgabs1#因此，在高并行度的存内计算应用中，本发明相比现有Flash‑ADC与SAR‑ADC在功耗或面积上具有优势。

公开(公告)号：CN119448983A

公开(公告)日：2025-02-14

申请号：CN202411562394.X

申请日：2024-11-04

Applicant: 京东方科技集团股份有限公司 ,  北京大学

Inventor： 蔡一茂 ,  项文灏 ,  王宗巍 ,  陈卓雅 ,  胡伟 ,  刘力行 ,  陈雪 ,  周莉 ,  王磊

IPC: H03K5/13

Abstract: 本申请公开了一种分频电路，包括信号输入端、第一延迟模块、第二延迟模块以及第三延迟模块；第一延迟模块响应第一电平状态，将第一延迟模块的正输出端的电平值置为第二延迟模块的负输出端的电平值，并基于该电平值输出第一信号；第二延迟模块响应第一电平状态，基于第一延迟模块的数据输入端的电平值与第一延迟模块的正输出端的电平值设置第二延迟模块的正输出端的电平值，并基于该电平值输出第二信号；第三延迟模块响应第二电平状态，基于第一延迟模块的负输出端的电平值确定第三延迟模块的正输出端的电平值，并基于该电平值输出第三信号。不同延迟模块可以延迟与自身存在连接关系的其他模块的信号输出，从而避免了分频电路出现信号交叠的问题。

公开(公告)号：CN119093937A

公开(公告)日：2024-12-06

申请号：CN202411239092.9

申请日：2024-09-05

Applicant: 北京大学

Inventor： 蔡一茂 ,  陈卓雅 ,  王宗巍 ,  杨韵帆 ,  傅云义 ,  黄如

IPC: H03M1/46 ,  G06F15/78 ,  G06F17/16

Abstract: 本发明公开了一种逐次逼近闪存模数转换器及其运算方法，属于半导体CMOS超大规模集成电路中的存内计算技术领域。本发明逐次逼近闪存模数转换器一次操作完成N1比特的粗量化，通过N2步量化，对输入信号VIN进行粗量化再细量化，逐步缩短量化步长，每次量化的输出精度为N1比特，直至达到灵敏放大器的失调电压限制，即完成了N(N＝N1*N2)比特的量化。本发明数字控制逻辑简单，并且避免了二进制电容阵列的使用，其面积和功耗小于同精度的Flash ADC和SAR ADC。