-
公开(公告)号:CN109244057B
公开(公告)日:2020-07-14
申请号:CN201810770430.X
申请日:2018-07-13
Applicant: 北京大学深圳研究生院
IPC: H01L23/498 , H01L25/18
Abstract: 本发明公开了一种封装基板及基于该基板形成的共源共栅氮化镓器件,该封装基板包括基板本体,基板本体的一个端面印制器件线路铜层,另一个端面印制热排气铜层,器件线路铜层包括第一铜层面和第二铜层面,第一铜层面和第二铜层面之间电气隔离;热排气铜层上设置有若干条延伸到基板边界的间隙。本发明优化了封装基板的结构和器件线路铜层的相对位置,改变封装基板器件线路铜层和硅器件及GaN器件的连线关系,不仅实现了共源共栅氮化镓器件的同侧Gate、Drain、Source顺序的管脚排布,同时,也把其中起主要的作用的共源寄生电感优化到了最小值。
-
公开(公告)号:CN109244057A
公开(公告)日:2019-01-18
申请号:CN201810770430.X
申请日:2018-07-13
Applicant: 北京大学深圳研究生院
IPC: H01L23/498 , H01L25/18
Abstract: 本发明公开了一种封装基板及基于该基板形成的共源共栅氮化镓器件,该封装基板包括基板本体,基板本体的一个端面印制器件线路铜层,另一个端面印制热排气铜层,器件线路铜层包括第一铜层面和第二铜层面,第一铜层面和第二铜层面之间电气隔离;热排气铜层上设置有若干条延伸到基板边界的间隙。本发明优化了封装基板的结构和器件线路铜层的相对位置,改变封装基板器件线路铜层和硅器件及GaN器件的连线关系,不仅实现了共源共栅氮化镓器件的同侧Gate、Drain、Source顺序的管脚排布,同时,也把其中起主要的作用的共源寄生电感优化到了最小值。
-
公开(公告)号:CN109192698A
公开(公告)日:2019-01-11
申请号:CN201810771532.3
申请日:2018-07-13
Applicant: 北京大学深圳研究生院
IPC: H01L21/76
Abstract: 本发明公开了一种基于InGaN插入层实现GaN器件隔离的方法,该方法包括:准备GaN外延片,GaN外延片的GaN沟道层和AlGaN势垒层之间形成二维电子气,在GaN外延片的隔离区之间设置InGaN插入层,InGaN插入层设置在AlGaN层外,InGaN插入层与AlGaN势垒层的异质结中诱导出极化负电荷,极化负电荷耗尽二维电子气中的电子以实现不同器件区的隔离。本发明实现了器件的隔离,隔离区稳定性高,平坦化好。本方法避免传统GaN器件隔离工序中因离子注入造成的损伤和不稳定性,同时也避免了刻蚀带来的界面损伤和深槽,保证了器件的平坦化,是基于大尺寸平台量产GaN器件工艺中非常好的技术选择。
-
公开(公告)号:CN107768249A
公开(公告)日:2018-03-06
申请号:CN201710736915.2
申请日:2017-08-24
Applicant: 北京大学深圳研究生院
IPC: H01L21/335 , H01L21/28 , H01L29/778 , H01L29/423
CPC classification number: H01L29/66462 , H01L29/401 , H01L29/42316 , H01L29/7783
Abstract: 本发明公开了一种高电子迁移率晶体管及其制造方法,其凹栅的形成,是通过在所述第一层薄AlGaN势垒层上栅极区域制作二次外延阻挡层,然后再在所述第一层薄AlGaN势垒层上依次外延第二层AlGaN势垒层和GaN帽层,并去除阻挡层来形成,因此在制作凹栅时不需要经过任何干法和湿法刻蚀工艺,避免了刻蚀对AlGaN势垒层表面的损伤,降低界面太,以保证晶体管栅极优异的性能;另外,由于凹栅是通过AlGaN二次外延实现得,从而使得器件具有双AlGaN势垒层,保证了沟道中充足的电子,以使器件具有较大的导通电流。
-
公开(公告)号:CN107578999A
公开(公告)日:2018-01-12
申请号:CN201710682026.2
申请日:2017-08-10
Applicant: 北京大学深圳研究生院
IPC: H01L21/335 , H01L21/28 , H01L29/423 , H01L29/778 , B82Y40/00
Abstract: 本发明公开了一种栅极区域图形化的高电子迁移率晶体管器件及其制作方法,该方法包括:准备GaN外延片;在GaN外延片的上表面上形成掩膜层;在掩膜层预设形成栅极的区域上开设多个掩膜层开孔;在GaN外延片上形成图形化栅极区域;去除掩膜层;在GaN外延片的上表面和图形化栅极区域内沉积栅介质层;制作源漏电极和栅电极。本发明的方法通过在GaN外延片上刻蚀纳米级的图形化栅极区域,实现器件增强型操作的同时,有效的保证了栅电极下方的2-DEG浓度,提高了增强型器件的导通电流,降低了导通电阻,可以很好的保证制成器件的稳定性和均匀性。其制作工艺均为Si CMOS工艺兼容,工艺复杂度低,可操作性强,为开发基于Si工艺兼容的增强型GaN HEMT量产方案提供了很好的借鉴。
-
公开(公告)号:CN107623030B
公开(公告)日:2020-10-16
申请号:CN201710650735.2
申请日:2017-08-02
Applicant: 北京大学深圳研究生院
IPC: H01L29/778 , H01L29/423 , H01L29/06 , H01L21/28 , H01L21/336
Abstract: 一种高电子迁移率晶体管的制造方法及高电子迁移率晶体管。所述制造方法包括:对清洗完成的晶圆,沉积Si3N4介质层;定义隔离区,在隔离区内填充SiO2;制备第一级栅极窗口;在晶圆表面沉积栅介质层后,再次在第一级栅极窗口内制备第二级栅极窗口;沉积栅极金属;制备源极窗口和漏极窗口;沉积欧姆接触金属,并定义出源极金属电极区域、漏极金属电极区域、和栅极金属电极区域,由此形成具有2层金属场板的帽形栅结构;制备表面保护层,并对该保护层进行开孔,以打开源极金属电极区域、漏极金属电极区域、和栅极金属电极区域。
-
公开(公告)号:CN109103098A
公开(公告)日:2018-12-28
申请号:CN201810301036.1
申请日:2018-04-04
Applicant: 北京大学
IPC: H01L21/335 , H01L29/788
Abstract: 本发明提出一种优先制备器件深槽隔离的高可靠性氮化镓绝缘栅高电子迁移率晶体管及其制作方法。该方案的特点是在对外延片清洗处理后,直接制备深槽隔离,然后沉积栅介质和沉积较厚的护层介质。这样一方面实现了深槽隔离的平坦化,另一方面,较致密的栅介质层可以很好的对隔离区的表面刻蚀缺陷进行钝化并对隔离台面的侧壁进行隔离和保护,从而降低隔离区的漏电。
-
公开(公告)号:CN109103098B
公开(公告)日:2021-04-30
申请号:CN201810301036.1
申请日:2018-04-04
Applicant: 北京大学
IPC: H01L21/335 , H01L29/788
Abstract: 本专利提出一种优先制备器件深槽隔离的高可靠性氮化镓绝缘栅高电子迁移率晶体管及其制作方法。该方案的特点是在对外延片清洗处理后,直接制备深槽隔离,然后沉积栅介质和沉积较厚的护层介质。这样一方面实现了深槽隔离的平坦化,另一方面,较致密的栅介质层可以很好的对隔离区的表面刻蚀缺陷进行钝化并对隔离台面的侧壁进行隔离和保护,从而降低隔离区的漏电。
-
公开(公告)号:CN109192698B
公开(公告)日:2020-12-01
申请号:CN201810771532.3
申请日:2018-07-13
Applicant: 北京大学深圳研究生院
IPC: H01L21/76
Abstract: 本发明公开了一种基于InGaN插入层实现GaN器件隔离的方法,该方法包括:准备GaN外延片,GaN外延片的GaN沟道层和AlGaN势垒层之间形成二维电子气,在GaN外延片的隔离区之间设置InGaN插入层,InGaN插入层设置在AlGaN层外,InGaN插入层与AlGaN势垒层的异质结中诱导出极化负电荷,极化负电荷耗尽二维电子气中的电子以实现不同器件区的隔离。本发明实现了器件的隔离,隔离区稳定性高,平坦化好。本方法避免传统GaN器件隔离工序中因离子注入造成的损伤和不稳定性,同时也避免了刻蚀带来的界面损伤和深槽,保证了器件的平坦化,是基于大尺寸平台量产GaN器件工艺中非常好的技术选择。
-
公开(公告)号:CN109103249A
公开(公告)日:2018-12-28
申请号:CN201810302016.6
申请日:2018-04-04
Applicant: 北京大学
IPC: H01L29/778 , H01L29/423
Abstract: GaN高电子迁移率晶体管包含衬底、在衬底表面上形成的缓冲层,在缓冲层表面上形成的第一GaN层,在第一GaN沟道层表面上形成的AlGaN层、在AlGaN表面上沉积了栅介质层。二维电子气位于势垒层与沟道层的界面处的沟道层内。通过蚀刻方法、在源极和漏极开口的位置去除栅介质层和AlGaN层,在开口位置沉积金属后通过热处理过程使得沉积的金属和二维电子气形成欧姆接触。栅极形成在栅介质表面。通过蚀刻方法,去除隔离区区域的栅介质、AlGaN层、部分或者全部GaN沟道层,形成有源区。环形栅介质完全位于有源区范围内。
-
-
-
-
-
-
-
-
-