-
公开(公告)号：CN101833355B
公开(公告)日：2012-02-22
申请号：CN201010174664.1
申请日：2010-05-18
Applicant: 北京大学
IPC: G06F1/14
Abstract: 本发明一种通信协议处理器中超时定时器的硬件设计结构涉及协议处理器设计技术领域，主要为解决目前通信协议处理器中超时定时器精度不高及工作速度慢从而影响协议处理器性能的问题。本发明的硬件设计结构包括控制逻辑模块、定时器模块、多路选择器、比较器模块、或逻辑模块、超时表格模块和过滤器。本发明采用硬件结构替代了软件完成超时表项的查找、删除和插入操作，使得超时定时器的性能大大提高；同时能够通过设定不同精度的定时器，使得硬件定时器的精度不受嵌入式处理器的最高频率限制，从而达到更高的精度。
-
公开(公告)号：CN101833355A
公开(公告)日：2010-09-15
申请号：CN201010174664.1
申请日：2010-05-18
Applicant: 北京大学
IPC: G06F1/14
Abstract: 本发明一种通信协议处理器中超时定时器的硬件设计结构涉及协议处理器设计技术领域，主要为解决目前通信协议处理器中超时定时器精度不高及工作速度慢从而影响协议处理器性能的问题。本发明的硬件设计结构包括控制逻辑模块、定时器模块、多路选择器、比较器模块、或逻辑模块、超时表格模块和过滤器。本发明采用硬件结构替代了软件完成超时表项的查找、删除和插入操作，使得超时定时器的性能大大提高；同时能够通过设定不同精度的定时器，使得硬件定时器的精度不受嵌入式处理器的最高频率限制，从而达到更高的精度。
-
公开(公告)号：CN101827105A
公开(公告)日：2010-09-08
申请号：CN201010161032.1
申请日：2010-05-03
Applicant: 北京大学
Abstract: 本发明一种协议处理器设计的优化方法涉及协议处理器设计技术领域，本发明主要是为解决现有协议处理器在并发连接情况下吞吐率下降及在处理复杂协议时协议处理器整体性能不高的问题。本发明提供的优化方法，包括对所设计的协议处理器的应用层协议和应用模式进行分析，并结合传输层、网络层、链路层及物理层协议提出硬件结构，以及对传输层、网络层及链路层中软件处理复杂的协议进行分析并设计出相应的协议流程图，提取相同和相似的流程图部分进行分析，找出软件处理复杂但适于硬件处理的部分进行实现，从而从整体上提高了协议处理器的工作效率。本发明的优化方法特别适用于复杂通信协议处理器的软硬件结构设计优化。
-
公开(公告)号：CN101827105B
公开(公告)日：2013-02-06
申请号：CN201010161032.1
申请日：2010-05-03
Applicant: 北京大学
Abstract: 本发明一种协议处理器设计的优化方法涉及协议处理器设计技术领域，本发明主要是为解决现有协议处理器在并发连接情况下吞吐率下降及在处理复杂协议时协议处理器整体性能不高的问题。本发明提供的优化方法，包括对所设计的协议处理器的应用层协议和应用模式进行分析，并结合传输层、网络层、链路层及物理层协议提出硬件结构，以及对传输层、网络层及链路层中软件处理复杂的协议进行分析并设计出相应的协议流程图，提取相同和相似的流程图部分进行分析，找出软件处理复杂但适于硬件处理的部分进行实现，从而从整体上提高了协议处理器的工作效率。本发明的优化方法特别适用于复杂通信协议处理器的软硬件结构设计优化。
-
-
-
Search Results
4
records
(took 0.014 seconds)
