公开(公告)号：CN116073798A

公开(公告)日：2023-05-05

申请号：CN202211627357.3

申请日：2022-12-16

Applicant: 北京大学 ,  国网山东省电力公司营销服务中心(计量中心) ,  国网冀北电力有限公司

Inventor： 何燕冬 ,  薛畅 ,  杜刚 ,  杜艳 ,  吴佳 ,  李坚

IPC: H03K5/133 ,  H03K5/134 ,  G06F15/78

Abstract: 本发明提供一种存内计算延时单元和存内计算装置，涉及存内计算技术领域，所述存内计算延时单元包括：输入反相器、输出反相器和多个电流镜模块；输入反相器和输出反相器串联；电流镜模块的第一控制端接电源或接地，多个电流镜模块的第二控制端接同一偏置电压信号，多个电流镜模块的第三端均与输入反相器中的驱动管的源极相连；其中，在偏置电压信号的控制下，多个电流镜模块分别对应的延迟时长之间的比例与多个电流镜模块的晶体管尺寸之间的比例相同；电流镜模块对应的延迟时长为：电流镜模块的第一控制端接电源时，输入反相器的输入脉冲信号和输出反相器的输出脉冲信号之间的延迟时长。本发明可以实现高线性度延时调控的目的。

公开(公告)号：CN118550501A

公开(公告)日：2024-08-27

申请号：CN202410523553.9

申请日：2024-04-28

Applicant: 北京大学

Inventor： 何燕冬 ,  薛畅 ,  杜刚

IPC: G06F7/544 ,  G06F7/556 ,  G06F5/01 ,  G06F15/78

Abstract: 本发明提供一种基于双边沿时域计算的浮点数存内计算系统、方法及浮点数存内计算芯片，所述系统包括：多个双模存内计算模块，各所述双模存内计算模块用于计算预设时域周期内各输入浮点数和权重浮点数的指数和；最大值查找模块，用于确定各所述指数和的输出时间，并根据各所述指数和的输出时间，确定最大指数和及各所述指数和与所述最大指数和之间的差值；尾数移位模块，用于根据各所述指数和与所述最大指数和之间的差值，对各所述输入浮点数和权重浮点数的尾数进行移位，并输出移位后的各所述输入浮点数和权重浮点数的尾数；所述双模存内计算模块还用于对移位后的各所述输入浮点数和权重浮点数的尾数进行乘累加运算。本发明能降低存内计算系统结构面积、计算时间以及功耗的开销。

公开(公告)号：CN114639404A

公开(公告)日：2022-06-17

申请号：CN202210232804.9

申请日：2022-03-11

Applicant: 北京大学 ,  华为技术有限公司

Inventor： 叶乐 ,  薛畅 ,  张奕涵 ,  陈沛毓 ,  朱明伟 ,  武蒙 ,  黄如

IPC: G11C5/14 ,  G11C7/12 ,  G11C8/08

Abstract: 本发明公开一种电荷消除电路模块、MRAM存储单元读出电路及存储系统。该读出电路包括第一位线电容、第二位线电容、位线电荷消除模块、耦合放大模块、耦合电荷消除模块、比较锁存模块，位线电荷消除模块可以将待比较的两条位线放电至相同的低电平或充电至相同的高电平，耦合放大模块不仅能将其两个输入端放电至相同的低电平，也能将输入端的信号放大，耦合电荷消除模块可以将耦合放大模块两个输出端放电至相同的低电平或充电至相同的高电平，防止了预充后两个节点电容上的电荷差、连接两个节点电容的两条支路的失配误差和上一次读出完成后的节点电容上的残余电荷对读出准确率的影响。

公开(公告)号：CN114639404B

公开(公告)日：2025-03-25

申请号：CN202210232804.9

申请日：2022-03-11

Applicant: 北京大学 ,  华为技术有限公司

Inventor： 叶乐 ,  薛畅 ,  张奕涵 ,  陈沛毓 ,  朱明伟 ,  武蒙 ,  黄如

IPC: G11C5/14 ,  G11C7/12 ,  G11C8/08

Abstract: 本发明公开一种电荷消除电路模块、MRAM存储单元读出电路及存储系统。该读出电路包括第一位线电容、第二位线电容、位线电荷消除模块、耦合放大模块、耦合电荷消除模块、比较锁存模块，位线电荷消除模块可以将待比较的两条位线放电至相同的低电平或充电至相同的高电平，耦合放大模块不仅能将其两个输入端放电至相同的低电平，也能将输入端的信号放大，耦合电荷消除模块可以将耦合放大模块两个输出端放电至相同的低电平或充电至相同的高电平，防止了预充后两个节点电容上的电荷差、连接两个节点电容的两条支路的失配误差和上一次读出完成后的节点电容上的残余电荷对读出准确率的影响。

公开(公告)号：CN119292992A

公开(公告)日：2025-01-10

申请号：CN202411177670.0

申请日：2024-08-26

Applicant: 北京大学

Inventor： 何燕冬 ,  薛畅 ,  杜刚

IPC: G06F15/78 ,  G06F5/01 ,  G06F7/556 ,  G06F7/544 ,  G06N3/063

Abstract: 本发明涉及存内计算领域，提供一种浮点数指数的存内计算方法、设备及存储介质，该方法应用于浮点数指数的存内计算结构，该结构包括静态随机存取存储器SRAM行、第一延时链和最大值查找与差值生成模块，其中，所述第一延时链由N个存内计算单元CIM串联组成；所述浮点数指数的存内计算方法，通过将输入浮点数指数和权重浮点数指数划分为高低两个部分分别进行最大值查找和差值生成，并在输出脉冲的上升沿和下降沿进行双边沿的指数求和计算，减少了需要存储的数据量和计算单元的数量，不仅可以减少浮点数指数存内计算的电路面积，还可以减少计算时间和计算功耗。

公开(公告)号：CN114678048A

公开(公告)日：2022-06-28

申请号：CN202210098641.X

申请日：2022-01-27

Applicant: 北京大学 ,  华为技术有限公司

Inventor： 叶乐 ,  薛畅 ,  张奕涵 ,  陈沛毓 ,  武天桥 ,  武蒙 ,  黄如

IPC: G11C11/16 ,  G11C5/14

Abstract: 本发明公开一种MRAM存储单元写入电路及存储芯片，该写入电路包括：写入模块、比较模块和终止控制模块；终止控制模块根据比较结果信号生成终止控制信号，该信号通过终止控制信号输出端、第一终止控制信号输入端、第二终止控制信号输入端和第三终止控制信号输入端分别传输至写入模块、比较模块和终止控制模块。其中的比较模块可根据终止控制信号控制与直流电源之间的连接，使得在写入完成后断开与直流电源的连接，从而减小比较模块的直流功耗；而终止控制模块可根据终止控制信号锁定终止控制信号输出端的输出结果，有效防止了终止控制模块输出结果的波动，消除了该波动引起的终止控制模块的动态功耗。