公开(公告)号：CN119847980A

公开(公告)日：2025-04-18

申请号：CN202411910681.5

申请日：2024-12-24

Applicant: 北京大学

Inventor： 刘力锋 ,  李柯汛 ,  周正 ,  黄鹏

IPC: G06F15/78

Abstract: 本发明公开了一种用于数据压缩存储的可计算存储核心结构及片单元和系统。以NVM交叉阵列作为可存储计算核心的基础结构，将阵列划分为计算部分和存储部分，并在阵列周围集成分别用于计算和存储的周边电路。将压缩/解压缩算法映射于阵列计算部分的器件中，采用存内计算的方式对原始数据进行压缩，压缩数据原位编程存储到阵列存储部分的器件中。在取出数据时，通过计算部分对数据进行还原。多个可计算存储核心构成可计算存储片单元，进一步组成可计算存储系统，以实现大规模的数据存内计算与原位存储。与现有数据压缩存储系统相比，本发明减少了数据搬运，增加了能效，使得数据存储的密度大大提升，并且在处理多源且非结构化的数据方面更加高效。

公开(公告)号：CN119851719A

公开(公告)日：2025-04-18

申请号：CN202411910680.0

申请日：2024-12-24

Applicant: 北方集成电路技术创新中心(北京)有限公司 ,  北京大学

Inventor： 刘力锋 ,  李柯汛 ,  周正 ,  黄鹏

IPC: G11C13/00

Abstract: 本发明公开了一种用于提高器件保持特性的忆阻器多值编程方法。该方法基于一定电导阈值将忆阻器编程的目标电导划分在低导范围或高导范围，针对不同范围采用具有不同起始电导态、编程脉冲方向和去噪脉冲方向的编程方案。本发明的多值编程方法以忆阻器阻变过程中导电细丝生长和断裂的物理过程为基础，使忆阻器结束编程后的状态尽可能保持在更稳定的状态，进而使得忆阻器件具有更好的多值保持特性。与现有的忆阻器多值编程方案相比，本发明可以在不大幅增加器件编程时间和功耗开销的情况下，改善器件多值编程后数据存储的保持特性，使得其能更好地被使用于数据存储领域或存内计算领域，从而提升忆阻器存储和计算的可靠性和系统性能。