-
公开(公告)号:CN100435547C
公开(公告)日:2008-11-19
申请号:CN200610112502.9
申请日:2006-08-22
Applicant: 北京北大方正电子有限公司 , 北京大学
IPC: H04N1/405
Abstract: 本发明涉及一种能够加快图像挂网速度的方法和装置,属于数字图像半色调领域。现有技术没有考虑输入图像的内容,对于任何图像都会按照误差扩散方法对每一个像素进行处理后生成网点。本发明所述的方法能够识别图像内容,对于完全由黑色点和白色点组成的行中的像素点,直接根据像素灰度值的大小生成网点;其它行的像素点则误差扩散后生成网点。本发明还给出一种实现该方法的装置,该装置(1)包括灰度值比较电路(2)、识别电路(3)、灰度值缓存器(6)、控制电路(9)、直接生成网点装置(7)、误差扩散装置(8)、多路选择(10)组成,其中,控制电路(9)中设有误差扩散方法选择电路。采用本发明所述的方法和装置选择使用误差扩散算法,提高了挂网速度。
-
公开(公告)号:CN1941840A
公开(公告)日:2007-04-04
申请号:CN200610113131.6
申请日:2006-09-15
Applicant: 北京大学 , 北京北大方正电子有限公司
IPC: H04N1/405
CPC classification number: H04N1/4052
Abstract: 本发明涉及一种能够同时产生多位调频网点的方法及装置,属于数字图像半色调领域。现有图像串行处理技术中,每次只能处理一个像素产生一位网点,网点产生速度较慢,而现有图像并行处理技术中,并行处理多个像素时需要对误差行进行多次读写操作,同样影响网点的生成速度。本发明所述的方法每次同时处理同行多个相邻像素,产生多位网点;并且同时更新误差行多个位置的误差累积值。本发明所述的装置由误差行存储器,误差行存储器控制电路,误差分配/累积寄存器堆,误差分配/累积寄存器堆控制电路,网点生成电路组构成。采用本发明所述的方法和装置,大大提高了调频网点的产生速度,实现了每次处理多个相邻像素只需对误差行进行一次读写操作。
-
公开(公告)号:CN1909593A
公开(公告)日:2007-02-07
申请号:CN200610112502.9
申请日:2006-08-22
Applicant: 北京北大方正电子有限公司 , 北京大学
IPC: H04N1/405
Abstract: 本发明涉及一种能够加快图像挂网速度的方法和装置,属于数字图像半色调领域。现有技术没有考虑输入图像的内容,对于任何图像都会按照误差扩散方法对每一个像素进行处理后生成网点。本发明所述的方法能够识别图像内容,对于完全由黑色点和白色点组成的行中的像素点,直接根据像素灰度值的大小生成网点;其它行的像素点则误差扩散后生成网点。本发明还给出一种实现该方法的装置,该装置(1)包括灰度值比较电路(2)、识别电路(3)、灰度值缓存器(6)、控制电路(9)、直接生成网点装置(7)、误差扩散装置(8)、多路选择(10)组成,其中,控制电路(9)中设有误差扩散方法选择电路。采用本发明所述的方法和装置选择使用误差扩散算法,提高了挂网速度。
-
公开(公告)号:CN100435548C
公开(公告)日:2008-11-19
申请号:CN200610113131.6
申请日:2006-09-15
Applicant: 北京大学 , 北京北大方正电子有限公司
IPC: H04N1/405
CPC classification number: H04N1/4052
Abstract: 本发明涉及一种能够同时产生多位调频网点的方法及装置,属于数字图像半色调领域。现有图像串行处理技术中,每次只能处理一个像素产生一位网点,网点产生速度较慢,而现有图像并行处理技术中,并行处理多个像素时需要对误差行进行多次读写操作,同样影响网点的生成速度。本发明所述的方法每次同时处理同行多个相邻像素,产生多位网点;并且同时更新误差行多个位置的误差累积值。本发明所述的装置由误差行存储器,误差行存储器控制电路,误差分配/累积寄存器堆,误差分配/累积寄存器堆控制电路,网点生成电路组构成。采用本发明所述的方法和装置,大大提高了调频网点的产生速度,实现了每次处理多个相邻像素只需对误差行进行一次读写操作。
-
公开(公告)号:CN1964423A
公开(公告)日:2007-05-16
申请号:CN200610114331.3
申请日:2006-11-07
Applicant: 北京大学 , 北京北大方正电子有限公司 , 北大方正集团有限公司
IPC: H04N1/405
CPC classification number: H04N1/4052
Abstract: 本发明涉及一种能够同时读写数据的采用双份误差行存储器产生图像网点的装置及方法。该装置包括缓冲存储器A、缓冲存储器B和存储控制器,其特征在于,所述存储控制器包括缓冲存储器A读写控制电路、缓冲存储器B读写控制电路以及缓冲存储器选择电路;所述缓冲存储器选择电路用于生成对缓冲存储器A和缓冲存储器B的读或写操作的选择信号;所述缓冲存储器A读写控制电路连接至所述缓冲存储器A,用于根据所述读写选择信号对缓冲存储器A进行读和写操作,所述缓冲存储器B读写控制电路连接至所述缓冲存储器B,用于根据所述读写选择信号对缓冲存储器B进行读和写操作。本发明的装置及方法能同时读写存储器中的数据,可以应用于执行误差扩散,使得误差扩散快速执行。
-
公开(公告)号:CN1294495C
公开(公告)日:2007-01-10
申请号:CN200410009104.5
申请日:2004-05-20
Applicant: 北京大学
IPC: G06F11/36
Abstract: 本发明提供了一种模拟器构造方法,属于计算机软件模拟器领域。该方法提供了一个不依赖于目标硬件平台的通用模拟器框架,该框架会根据用户所提供的模拟器描述文件,自动对模拟器所需要做的动作进行判断执行,使用户只需将模拟器描述文件输入给模拟器,模拟器就会完全模拟出在目标硬件平台上执行的动作。本发明模拟器描述文件采用基于属性计算的描述语言进行编写,该描述语言分为两层,分别用于对目标硬件平台属性树和该属性树上的各个节点属性的描述,用户可以自由更改和扩展属性树和属性树的各个节点的属性,从而大大提高了模拟器的可扩展性和灵活性。
-
公开(公告)号:CN1581098A
公开(公告)日:2005-02-16
申请号:CN200410009104.5
申请日:2004-05-20
Applicant: 北京大学
IPC: G06F11/36
Abstract: 本发明提供了一种模拟器构造方法,属于计算机软件模拟器领域。该方法提供了一个不依赖于目标硬件平台的通用模拟器框架,该框架会根据用户所提供的模拟器描述文件,自动对模拟器所需要做的动作进行判断执行,使用户只需将模拟器描述文件输入给模拟器,模拟器就会完全模拟出在目标硬件平台上执行的动作。本发明模拟器描述文件采用基于属性计算的描述语言进行编写,该描述语言分为两层,分别用于对目标硬件平台属性树和该属性树上的各个节点属性的描述,用户可以自由更改和扩展属性树和属性树的各个节点的属性,从而大大提高了模拟器的可扩展性和灵活性。
-
-
-
-
-
-