-
公开(公告)号：CN109994139A
公开(公告)日：2019-07-09
申请号：CN201910197881.3
申请日：2019-03-15
Applicant: 北京大学
IPC: G11C13/00
Abstract: 本发明提供了一种基于单极性忆阻器的完备非易失逻辑实现方法及其应用。单个单极性忆阻器即为一个基本的逻辑单元，通过对输入变量“1”进行两种方式的定义，本发明利用单个单极性忆阻器可在3步内实现完备的16种布尔逻辑功能，大大提高了效率，节省了电路面积，高的逻辑完备性能够有助于实现更加复杂的逻辑功能。进一步的，基于本发明异或(XOR)逻辑实现的高效性，利用单极性忆阻阵列实现包含异或(XOR)逻辑门的运算功能，如：汉明距离、对称加密解密和常见算术运算等应用，其中，加密解密用到的密钥可以利用忆阻器固有的参数涨落随机产生，实现了整个加密解密过程的硬件化，增加了安全性，降低了软件开销。
-
公开(公告)号：CN109388853A
公开(公告)日：2019-02-26
申请号：CN201811045864.X
申请日：2018-09-07
Applicant: 北京大学
IPC: G06F17/50
Abstract: 本发明公开了一种单双极混合高效忆阻逻辑电路及其控制方法。本发明通过构建混合忆阻逻辑单元，能够在同一单元实现多种布尔逻辑功能，且每一种布尔逻辑仅需一步逻辑操作即可完成；通过扩展混合忆阻逻辑单元进一步构建单极性器件包围双极性器件构成的混合忆阻逻辑阵列，从而实现更加复杂的逻辑功能，根据实际情况同时在多行或多列之间实现并行运算，操作更加灵活、高效；另外，只需一步初始化操作就可以在同一阵列当中实现多种不同逻辑功能的转换，具备很高的逻辑功能可重构性；只需要选取不同的顶电极材料分别构建单极性忆阻阵列和双极性忆阻阵列即可；本发明实现非易失逻辑具有较大的优势，因此可以作为实现高效可重构非易失逻辑的通用方法。
-
公开(公告)号：CN109388853B
公开(公告)日：2023-03-24
申请号：CN201811045864.X
申请日：2018-09-07
Applicant: 北京大学
IPC: G06F30/30
Abstract: 本发明公开了一种单双极混合高效忆阻逻辑电路及其控制方法。本发明通过构建混合忆阻逻辑单元，能够在同一单元实现多种布尔逻辑功能，且每一种布尔逻辑仅需一步逻辑操作即可完成；通过扩展混合忆阻逻辑单元进一步构建单极性器件包围双极性器件构成的混合忆阻逻辑阵列，从而实现更加复杂的逻辑功能，根据实际情况同时在多行或多列之间实现并行运算，操作更加灵活、高效；另外，只需一步初始化操作就可以在同一阵列当中实现多种不同逻辑功能的转换，具备很高的逻辑功能可重构性；只需要选取不同的顶电极材料分别构建单极性忆阻阵列和双极性忆阻阵列即可；本发明实现非易失逻辑具有较大的优势，因此可以作为实现高效可重构非易失逻辑的通用方法。
-
Patent Agency Ranking
公开(公告)号：CN113675334A
公开(公告)日：2021-11-19
申请号：CN202010407524.8
申请日：2020-05-14
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种基于可动导电纳米颗粒的忆阻网络及自组织演化运算应用。该忆阻网络包括衬底、多个导电电极、介质层和可动导电纳米颗粒，其中导电电极位于衬底之上，为忆阻网络的信号输入及输出端；介质层填充在导电电极之间，可动导电纳米颗粒分散在介质层表面和/或内部，在电场作用下可动导电纳米颗粒能够在介质层中发生迁移，能够高度映射自演化网络涌现行为，在求解传统计算机难以求解的一些经典复杂运算问题时具备天然的优势。本发明还提供了基于可动导电纳米颗粒的忆阻网络在求解经典优化问题方面的应用实例，包括最短路径问题、迷宫问题的求解，可以大大降低运算的时间复杂度和空间复杂度。
-
公开(公告)号：CN113675334B
公开(公告)日：2024-05-24
申请号：CN202010407524.8
申请日：2020-05-14
Applicant: 北京大学
IPC: H10N70/20
Abstract: 本发明公开了一种基于可动导电纳米颗粒的忆阻网络及自组织演化运算应用。该忆阻网络包括衬底、多个导电电极、介质层和可动导电纳米颗粒，其中导电电极位于衬底之上，为忆阻网络的信号输入及输出端；介质层填充在导电电极之间，可动导电纳米颗粒分散在介质层表面和/或内部，在电场作用下可动导电纳米颗粒能够在介质层中发生迁移，能够高度映射自演化网络涌现行为，在求解传统计算机难以求解的一些经典复杂运算问题时具备天然的优势。本发明还提供了基于可动导电纳米颗粒的忆阻网络在求解经典优化问题方面的应用实例，包括最短路径问题、迷宫问题的求解，可以大大降低运算的时间复杂度和空间复杂度。
-
公开(公告)号：CN111061454B
公开(公告)日：2022-02-11
申请号：CN201911306380.0
申请日：2019-12-18
Applicant: 北京大学
Abstract: 本发明公开了一种基于双极性忆阻器的逻辑实现方法，将一个输入定义为双极性忆阻器的初始阻态，另一个输入定义为电压，输出定义为器件的最终阻态，用一个器件在一步读两步写的操作以内完成16种布尔逻辑功能，包括对于其他逻辑操作方式难以实现的异或逻辑也仅需一个器件一次读写就可完成。此方法无需初始化，可以直接进行逻辑级联，比现有的逻辑方法更加高效。同时，本发明还提供了一种基于此方法的一位全加器与两位乘法器的实现方案，与其他的方法相比，本方法使用的器件数更少，步数也更少，因此更加高效。因此，本方法可作为一种通用逻辑方法，极具发展前景。
-
公开(公告)号：CN109994139B
公开(公告)日：2020-11-03
申请号：CN201910197881.3
申请日：2019-03-15
Applicant: 北京大学
IPC: G11C13/00
Abstract: 本发明提供了一种基于单极性忆阻器的完备非易失逻辑实现方法及其应用。单个单极性忆阻器即为一个基本的逻辑单元，通过对输入变量“1”进行两种方式的定义，本发明利用单个单极性忆阻器可在3步内实现完备的16种布尔逻辑功能，大大提高了效率，节省了电路面积，高的逻辑完备性能够有助于实现更加复杂的逻辑功能。进一步的，基于本发明异或(XOR)逻辑实现的高效性，利用单极性忆阻阵列实现包含异或(XOR)逻辑门的运算功能，如：汉明距离、对称加密解密和常见算术运算等应用，其中，加密解密用到的密钥可以利用忆阻器固有的参数涨落随机产生，实现了整个加密解密过程的硬件化，增加了安全性，降低了软件开销。
-
公开(公告)号：CN111061454A
公开(公告)日：2020-04-24
申请号：CN201911306380.0
申请日：2019-12-18
Applicant: 北京大学
Abstract: 本发明公开了一种基于双极性忆阻器的逻辑实现方法，将一个输入定义为双极性忆阻器的初始阻态，另一个输入定义为电压，输出定义为器件的最终阻态，用一个器件在一步读两步写的操作以内完成16种布尔逻辑功能，包括对于其他逻辑操作方式难以实现的异或逻辑也仅需一个器件一次读写就可完成。此方法无需初始化，可以直接进行逻辑级联，比现有的逻辑方法更加高效。同时，本发明还提供了一种基于此方法的一位全加器与两位乘法器的实现方案，与其他的方法相比，本方法使用的器件数更少，步数也更少，因此更加高效。因此，本方法可作为一种通用逻辑方法，极具发展前景。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.018 seconds)
