-
公开(公告)号：CN1627801A
公开(公告)日：2005-06-15
申请号：CN200310117388.5
申请日：2003-12-12
Applicant: 北京大学
IPC: H04N5/335 , H01L27/146 , G01J1/44 , G01S7/48
Abstract: 本发明提供了一种焦平面阵列读出电路，包括两组行选控制电路，两组列选控制电路，两组列读出级，两个视频输出级；像素单元Pixel(i，j)通过两个MOS开关管与两条列线相连，Pixel(i，j)在行选控制L产生的行选择信号rs(i)L的控制下与两条列线中的一条相连，该列线与列读出级U相连，并在列选控制U产生的列选择信号col(j)U的控制下与第一视频输出级相连；同时，Pixel(i，J)在行选控制R产生的行选择信号rs(i)R的控制下与两条列线中的另一条相连，该列线与列读出级D相连，并在列选控制D产生的列选择信号col(j)D的控制下与第二视频输出级相连。本发明的焦平面阵列读出电路，可以采用正常模式下的奇偶行并行读出方法，还可以采用窗口模式下的双窗口并行读出方法。
-
公开(公告)号：CN1259796C
公开(公告)日：2006-06-14
申请号：CN200310117388.5
申请日：2003-12-12
Applicant: 北京大学
IPC: H04N5/335 , H01L27/146 , G01J1/44 , G01S7/48
Abstract: 本发明提供了一种焦平面阵列读出电路，包括两组行选控制电路，两组列选控制电路，两组列读出级，两个视频输出级；像素单元Pixel(i，j)通过两个MOS开关管与两条列线相连，Pixel(i，j)在行选控制L产生的行选择信号rs(i)L的控制下与两条列线中的一条相连，该列线与列读出级U相连，并在列选控制U产生的列选择信号col(j)U的控制下与第一视频输出级相连；同时，Pixel(i，j)在行选控制R产生的行选择信号rs(i)R的控制下与两条列线中的另一条相连，该列线与列读出级D相连，并在列选控制D产生的列选择信号col(j)D的控制下与第二视频输出级相连。本发明的焦平面阵列读出电路，可以采用正常模式下的奇偶行并行读出方法，还可以采用窗口模式下的双窗口并行读出方法。
-
公开(公告)号：CN1193595C
公开(公告)日：2005-03-16
申请号：CN03137083.7
申请日：2003-06-18
Applicant: 北京大学
IPC: H04N5/33
Abstract: 本发明提供了一种快闪电荷放大结构的焦平面读出电路及其读出方法。在电路结构上，像素单元的列数为N，将N列像素单元电路的输出进行分组，最大的一组包括qmax列，列读出级有qmax个单元电路，像素单元电路的输出分别通过一个转移开关和一个列读出电路单元连接，同一组的像素单元电路输出连接不同的列读出电路单元。本发明的电路结构，实现了列读出级单元电路的复用减少了列读出单元的数目从而降低了功耗。在功耗不变的条件下，可以增加读出精度或提高读出速度。同时各列的转移时间可以完全相同，从而消除了由于建立时间不一致引入的输出不一致性。
-
公开(公告)号：CN1455585A
公开(公告)日：2003-11-12
申请号：CN03137083.7
申请日：2003-06-18
Applicant: 北京大学
IPC: H04N5/33
Abstract: 本发明提供了一种快闪电荷放大结构的焦平面读出电路及其读出方法。在电路结构上，像素单元的列数为N，将N列像素单元电路的输出进行分组，最大的一组包括qmax列，列读出级有qmax个单元电路，像素单元电路的输出分别通过一个转移开关和一个列读出电路单元连接，同一组的像素单元电路输出连接不同的列读出电路单元。本发明的电路结构，实现了列读出级单元电路的复用减少了列读出单元的数目从而降低了功耗。在功耗不变的条件下，可以增加读出精度或提高读出速度。同时各列的转移时间可以完全相同，从而消除了由于建立时间不一致引入的输出不一致性。
-
-
-
Search Results
4
records
(took 0.017 seconds)
