-
-
Patent Agency Ranking
公开(公告)号：CN114153136B
公开(公告)日：2023-03-10
申请号：CN202111499143.8
申请日：2021-12-09
Applicant: 北京大学
IPC: G04F10/00
Abstract: 本发明公开了一种基于时钟校准技术的全周期数字时间转换器，其特征在于，包括单转差电路，用于将输入的单端信号转换为差分信号并输入到多相时钟信号产生单元；多相时钟信号产生单元用于根据输入的差分信号生成多相时钟信号并输入可调延迟模块；可调延迟模块用于根据数字模块的输出信号对多相时钟信号进行延迟后输入多路选择器；多路选择器用于根据数字模块产生的开关控制信号选择一组相邻两相信号输出；相位插值器用于根据相邻两相信号产生数控时间信号；时间数字转换器用于计算相邻两相信号上升沿的时间差并输入到数字模块；数字模块用于根据各组相邻两相信号上升沿的时间差生成可调延迟模块对多相时钟信号延迟控制的信号以及开关控制信号。
-
公开(公告)号：CN115016243A
公开(公告)日：2022-09-06
申请号：CN202210517939.X
申请日：2022-05-12
Applicant: 北京大学
IPC: G04F10/00
Abstract: 本发明公开了一种随机型时间数字转换器的线性度增强方法。所述方法包括：定义随机型时间数字转换器的输入信号坐标系；通过控制比较器阵列内部供电电压，使输入信号产生呈高斯函数的概率分布曲线Group A与概率分布曲线Group B；将概率分布曲线Group A在x轴方向向右平移2δ，将概率分布曲线Group B在x轴方向向左平移2δ，并对处于[‑δ,δ]中的数据进行函数叠加，得到新分布函数；基于新分布函数进行随机型时间数字转换器的信号转换。本发明使得输入信号的线性度被大幅度提高，避免了冗杂的算法校准工作，可以在硅基标准CMOS工艺上单芯片集成。
-
公开(公告)号：CN115016243B
公开(公告)日：2023-03-10
申请号：CN202210517939.X
申请日：2022-05-12
Applicant: 北京大学
IPC: G04F10/00
Abstract: 本发明公开了一种随机型时间数字转换器的线性度增强方法。所述方法包括：定义随机型时间数字转换器的输入信号坐标系；通过控制比较器阵列内部供电电压，使输入信号产生呈高斯函数的概率分布曲线Group A与概率分布曲线Group B；将概率分布曲线Group A在x轴方向向右平移2δ，将概率分布曲线Group B在x轴方向向左平移2δ，并对处于[‑δ,δ]中的数据进行函数叠加，得到新分布函数；基于新分布函数进行随机型时间数字转换器的信号转换。本发明使得输入信号的线性度被大幅度提高，避免了冗杂的算法校准工作，可以在硅基标准CMOS工艺上单芯片集成。
-
公开(公告)号：CN114389545A
公开(公告)日：2022-04-22
申请号：CN202111515131.X
申请日：2021-12-13
Applicant: 北京大学
Abstract: 本发明公开一种开关电容数字化功率放大器，属于集成电路技术领域。该开关电容数字化功率放大器包括输入缓冲级、25％占空比正交信号生成器、换相电路、驱动级电路、正交单元共享逻辑电路以及数字功率放大器输出级电路。所述正交单元共享逻辑电路包含两路与门开关和一个或门，与门开关选通两路正交信号给到后级的或门，或门基于25％占空比正交信号的时域不重叠特性直接将两路信号拼接合成，从而实现功率放大器的正交单元共享。本发明开关电容数字化功率放大器具有能量效率高，电路兼容性好，可靠性高，硬件资源开销小等特点。
-
公开(公告)号：CN114153136A
公开(公告)日：2022-03-08
申请号：CN202111499143.8
申请日：2021-12-09
Applicant: 北京大学
IPC: G04F10/00
Abstract: 本发明公开了一种基于时钟校准技术的全周期数字时间转换器，其特征在于，包括单转差电路，用于将输入的单端信号转换为差分信号并输入到多相时钟信号产生单元；多相时钟信号产生单元用于根据输入的差分信号生成多相时钟信号并输入可调延迟模块；可调延迟模块用于根据数字模块的输出信号对多相时钟信号进行延迟后输入多路选择器；多路选择器用于根据数字模块产生的开关控制信号选择一组相邻两相信号输出；相位插值器用于根据相邻两相信号产生数控时间信号；时间数字转换器用于计算相邻两相信号上升沿的时间差并输入到数字模块；数字模块用于根据各组相邻两相信号上升沿的时间差生成可调延迟模块对多相时钟信号延迟控制的信号以及开关控制信号。
-
-
-
-
-
Search Results
6
records
(took 0.013 seconds)
