-
公开(公告)号：CN114884514A
公开(公告)日：2022-08-09
申请号：CN202210599022.9
申请日：2022-05-30
Applicant: 北京大学
Abstract: 本发明提供了一种相关双采样的前端读出电路、电容数字转换器及传感器，涉及模数转换技术领域。包括：预充单元、采样转换单元以及运放单元；在一次预充阶段，预充单元接收外接电压进行预充，同时采样转换单元中的第一电容阵列进行放电；在一次采样阶段，运放单元将预充阶段得到的电荷转移至采样转换单元中进行采样；在量化阶段，采样转换单元进行转换，得到量化结果。本发明摒弃了传统的两次预充阶段以及两次采样阶段的方式，而所提出的新型相关双采样的前端读出电路仅需一次预充和一次采样操作，因此预充阶段的所需时间降低为原来的1/3，从而大大降低了运放的工作时间，间接降低了电容数字转换器的整体功耗。
-
公开(公告)号：CN115765739A
公开(公告)日：2023-03-07
申请号：CN202211377169.X
申请日：2022-11-04
Applicant: 北京大学
Abstract: 本发明提供了一种列级读出电路、列级逐次逼近型模数转换器以及红外成像仪，涉及集成电路领域。每个ADC模块为一个N列并用的SAR ADC；高M bit采用电阻DAC形成高M bit电阻电压缓冲器，低L bit采用桥接电容的电容DAC；两组桥接电容DAC分别为奇数列用桥接电容DAC和偶数列用桥接电容DAC，当奇数列用桥接电容DAC对N列中的奇数列传输的像素电压进行采样时，偶数列用桥接电容DAC同时对N列中偶数列已采样完成的像素电压进行量化，或者当偶数列用桥接电容DAC对N列中的偶数列传输的像素电压进行采样时，奇数列用桥接电容DAC同时对N列中奇数列已采样完成的像素电压进行量化。本发明减小DAC阵列面积，增加采样时间，提升量化转化的效率，降低功耗，具有较高的实用性。
-
公开(公告)号：CN115765737A
公开(公告)日：2023-03-07
申请号：CN202211392358.4
申请日：2022-11-08
Applicant: 北京大学
Abstract: 本发明提供了一种列级读出电路和红外成像仪，涉及集成电路领域。跨导模块产生第一电流和第二电流，并分别输出至第一流控振荡器、第二流控振荡器；第一流控振荡器接收第一电流产生第一脉冲输出并传输至第一格雷码计数单元；第一格雷码计数单元对第一脉冲输出进行运算，得到第一计数结果并传输至第一自校准单元；第一相位采样单元对每级环振的相位进行采样，得到第一相位信息并传输至第一自校准单元；第一自校准单元基于第一相位信息对第一计数结果进行校准，得到第一精准码值并传输至作差单元；作差单元对第二精准码值与第一精准码值进行作差得到量化结果输出片外。本发明列级读出电路低功耗、占用面积小、单调性好、高信噪比，具有较高的实用性。
-
公开(公告)号：CN115453605A
公开(公告)日：2022-12-09
申请号：CN202211068576.2
申请日：2022-09-01
Applicant: 北京大学
Abstract: 本申请公开了一种辐射探测电路和方法，该辐射探测电路包括：依次连接的探测器、电荷灵敏放大器和低通滤波器；所述探测器，用于基于探测到的射线生成电荷；所述电荷灵敏放大器，用于对所述电荷进行特定倍数的放大，得到第一电压信号；所述低通滤波器，用于对所述第一电压信号进行放大和滤波处理，得到目标电压信号；能够减小电路结构的复杂程度、降低设计难度和成本。
-
-
-
Search Results
4
records
(took 0.011 seconds)
